verilog复习总结.docxVIP

1硬件描述语言HDL:具有特殊结构能够对硬件逻辑电路的功能进行描述的一种高级编程言2这种特殊结构能够：描述电路的连接\ 描述电路的功能\ 在不同抽象级上描述电路\描述电路的时序\表达具有并行性3使用HDL优点：– 设计在高层次进行，与具体实现无关– 设计开发更加容易– 早在设计期间就能发现问题– 能够自动的将高级描述映射到具体工艺实现– 在具体实现时才做出某些决定4 HDL具有更大的灵活性:– 可重用– 可以选择工具及生产厂5HDL开发CPLD/FPGA流程:文本编辑功能仿真逻辑综合布局布线时序仿真编程下载6HDL应用:–建模、 仿真、 验证、 综合7.Verilog的主要应用包括：– ASIC和FPGA工程师编写可综合的RTL代码– 高抽象级系统仿真进行系统结构开发– 测试工程师用于编写各种层次的测试程序– 用于ASIC和FPGA单元或更高层次的模块的模型开发8? 仿真器： 读入HDL并进行解释及执行的一种软件? 抽象级： 描述风格的详细程度， 如行为级和门级? ASIC： 专用集成电路(Application Specific Integrated Circuit)? ASIC Vender： 芯片制造商， 开发并提供单元库? 自下而上的设计流程：一种先构建底层单元然后由底层单元构造更大的系统的设计方法 。? 自顶向下的设计流程： 一种设计方法， 先用高抽象级构造系统，然后再设计下层单元? RTL级： 寄存器传输级(Register Transfer Level)，用于设计的可综合的一种抽象级? Tcl： Tool command Language, 向交互程序输入命令的描述语言9 HDL模型:系统级、 算法级、 RTL级、 门级、 开关级10 数值信息的表示方法? 二进制编码构成码字– 码字的位宽n和编码序列的关系m– 例子： 交通灯的编码设计? 独热编码构成码字– 码字位数正好是编码序列的个数； 每个码字只有一位是1， 其余都是0。– 例子： 交通灯的独热码设计? 位错误– 位翻转现象– 奇偶校验编码设计– 纠错码的编码设计11? 模块（module） ： Verilog的基本描述单元，用于描述某个设计的功能或结构及与其他模块通信的外部端口? 模块=器件? 模块内容是嵌在module和endmodule两个语句之间。? 模块包括接口描述部分和逻辑功能描述部分– 模块的端口定义– 模块的内容， 包括I/O说明、 内部信号、调用模块等的声明语句和功能定义语句– 可综合部分、 测试部分? 对每个模块都要进行端口定义? 书写格式自由? 除endmodule语句外， 每个语句后面需有分号表示该句结束? /*…*/和//作为注释12 Verilog HDL建模—建模方式? 结构化描述方式(通过对电路结构的描述来建模， 并使用线网来连接各器件的描述方式)? 数据流描述方式(通过对数据流在设计中的具体行为的描述的来建模。 最基本的机制就是用连续赋值语句。多完成组合逻辑电路语法– assign [delay] net_name = expression;– 如： assign #2 A = B；)? 行为描述方式(行为方式的建模是指采用对信号行为级的描述（不是结构级的描述） 的方法来建模。在表示方面， 类似数据流的建模方式， 但一般是把用initial 块语句或always 块语句描述的归为行为建模方式。 行为建模方式通常需要借助一些行为级的运算符如加法运算符（+）， 减法运算符（-） 等。)? 混合设计描述(在实际的设计中， 往往是多种设计模型的混合。一般地，对顶层设计， 采用结构描述方式，对低层模块，可采用数据流、行为级或两者的结合。 如上面的两bit 全加器，对顶层模块（Four_bit_FA)采用结构描述方式对低层进行例化，对低层模块（FA）可采用结构描述、 数据流描述或行为级描述）13 ? 只有寄存器类型的信号才可以在always和initial语句中进行赋值， 类型定义通过reg语句实现? always语句是一直重复执行， 由敏感表中的变量触发? always语句从0时刻开始? 在begin和end之间的语句是顺序执行， 属于串行语句标识符14 ? Identifier：定义模块名、 端口名、 信号名等。? 由任意一组字母、 数字、 $符号和_符号组成， 注意： 标识符的第一个字符必须是字母或_下划线。? 标识符要区分大小写? 保留字—关键词，一般小写? 最长可以是1023个字符? 有效标识符举例：shift_reg_abusa_index_bus3? 无效标识符举例：34net // 开头不是字母或“_”a*b_net // 包含了非字母或数字， “$” “_”n@238 //包含了非字母或数字， “$”