计算机设计与实践 CPU 实验报告(内含详细代码).docVIP

CPU实验报告 一.设计概况 本次试验要完成的工作主要包括：指令系统的设计，CPU的整体结构设计及其细化，逻辑设计的具体实现，软件模拟，硬件调试。试验的主要流程如下图所示： 二.指令设计 1.指令格式设计 ①单操作数指令 15 11 10 8 7 0 OPCODE 000 X 包括：JMP,JZ,JC ②寄存器-寄存器指令 15 11 10 8 7 3 2 0 OPCODE REG1 00000 REG2 包括：MOV,ADC,SBB,OR,AND ③寄存器-立即数（地址）指令 15 11 10 8 7 0 OPCODE REG DATA 包括：LDA,STA,MOV, ADC,SBB,OR,AND ④其他类型指令 15 11 10 0 OPCODE 00000000000 包括：CLC,STC 2.指令编码 OPCODE 指令 00000 MOV R, DATA 00001 MOV R, (AD) (LDA) 00010 MOV (AD),R (STA) 00011 MOV R1,R2 00100 MOV R1,(R2) 00101 MOV R,(R7//R6+DATA) 00110 ADC R,DATA 00111 ADC R1,R2(Cy) 01000 SBB R,DATA 01001 SBB R1,R2(Cy) 01010 AND R,DATA 01011 AND R1,R2 01100 OR R,DATA 01101 OR R1,R2 01110 CLC 01111 STC 10000 JMP ADDR (R//ADDR-PC) 10001 JZ DATA (PC+DATA-PC(Z=1)) 10010 JC DATA(PC+DATA-PC(Cy=1)) 三.CPU逻辑设计 1.CPU整体框图 2.节拍设计 一个周期采用四个节拍。一个节拍完成取指。第二个节拍完成运算。第三个节拍访存。第四个节拍回写。 3.数据流说明 第一个节拍内，取指模块向访存控制发出访存信号，得到指令后，将指令保存在指令寄存器IR中，并将指令送往后面的运算模块，存储管理模块，回写模块。同时将PC送入运算模块和回写模块。 第二个节拍内，运算管理模块将指令译码。如果是存数指令，则将地址存入ADDR寄存器，数据存入DATA存储器，等待下一个节拍访存。如果是取数指令，则将地址存入ADDR寄存器，等待下一个节拍访存。如果是其他非访存指令，则将计算结果存入ALUOUT寄存器，送往存储管理模块的Rtemp寄存器。 第三个节拍内，存储管理模块将指令译码。如果是存数指令，则向访存控制模块发出访存信号，则将第二个节拍内存好的ADDR寄存器的内容作为地址，把DATA寄存器里面的数据存入存储器对应的位置。如果是取数指令，则将第二个节拍内存好的ADDR寄存器的内容作为地址，从存储器对应的位置取出数据，存入Rtemp存储器，并送往回写模块。如果是其他非访存指令，则将Rtemp寄存器里的内容直接送往回写模块。 第四个节拍内，回写模块先将指令译码。根据指令将需要回写的数据回写近响应的寄存器，并将PC+1后回写至取指模块的PC寄存器。 四.各模块详细说明 1、时钟管理模块 功能：产生节拍，控制各个模块的工作 信号名 位数 方向 来源/去向 意义 CLK 1 In 处理器板 系统时钟 RST 1 In 处理器板 复位 K 4 out 其余模块 输出节拍 2、取指模块 功能：向访存控制模块发出信号，取得指令 信号名 位数 方向 来源/去向 意义 RST 1 I 处理器板 复位 K1 1 I 时钟管理模块 时钟控制 Pcback 16 I 回写模块 回写PC Pcbacka 1 I 回写模块 回写PC允许 Order 16 I 内存 指令 Pcout 16 O 其他模块 PC输出 Orderout 16 O 其他模块 指令输出 Addrflag 1 O 访存控制模块 访存信号 3、运算管理模块 功能：进行各种指令的执行，同时对响应的跳转指令地址和存数、取数指令地址的输出。 信