第13单元 认识时序逻辑电路.ppt

电工电子技术与技能（非电类 少学时） 人民邮电出版社 第13单元 认识时序逻辑电路 知识目标： 熟悉常用触发器的符号及逻辑功能 了解计数器、寄存器的功能、类型和应用 技能目标： 识读常用触发器的芯片，了解其引脚的排列及使用方法 任务1 认识常用触发器 一、识读触发器芯片 二、认识集成触发器的逻辑功能及应用 认识触发器逻辑功能。 各触发器的逻辑功能真值表。 任务２ 认识其他时序逻辑电路 一、认识计数器 阅读74LS161、74LS160 芯片图（见图13.18），观察其引脚排列图。 二、认识寄存器 74LS194 是4 位双向移位寄存器，它的逻辑功能如表13.15 所示。 * * 中等职业教育课程改革国家规划新教材PPT 认识常用触发器 1 　认识其他时序逻辑电路 2 一、识读触发器芯片 二、认识集成触发器的逻辑功能及应用 触发器的基本知识。 触发器是数字电路中的一类基本单元电路，目前主要采用集成电路形式，称为集成触发器。触发器有两个稳定状态，分别输出高电平1 和低电平0。在没有外界信号触发时，触发器的状态保持稳定。当有合适的外部触发信号触发时，触发器可以由一个稳态转换为另一个稳态。触发器如何转换，由两个条件决定：一是外部触发信号（输入信号），二是触发器原状态（初态）。所以触发器的状态包含了初态的信息，故触发器具有记忆功能。 触发器的种类很多，目前使用最多的是JK 触发器和D 触发器。在触发器的发展过程中，曾出现过基本RS 触发器、同步RS 触发器、主从RS 触发器等。每一个新触发器都是在克服原有触发器缺点的基础上改进而来的。 触发器有两个输出端，分别称为Q 端和 端，二者互为反相信号。触发器的输入端依据不同类型而不同。 触发器的主要逻辑功能如下。 置0—触发器状态Q 变为0 态， 变为1 态。 置1—触发器状态Q 变为1 态， 变为0 态。 维持—触发器状态Q 不变，维持原有状态：Qn+1=Qn（初态） 翻转—触发器状态Q 发生改变，即由一个稳态转向另一个稳态：Qn+1=Qn 不同类型的触发器实现上述功能的条件不一样，也不是所有触发器均具有上述逻辑功能。4种触发器的逻辑功能如表13.1 所示。 几种常见触发器的电路符号如下。 （1）基本RS 触发器（见图13.3）。 （2）同步RS 触发器（见图13.4）。 *（3）JK 触发器（见图13.5）。 *（4）D 触发器（见图13.6）。 *（5）T 触发器（见图13.7）。 关于触发器符号说明如下。 （1）字母上方加横线的，表示加入低电平信号有效，如 =0，RS 触发器置0， =0，RS 触发器置1。字母上方不加横线，则表示高电平有效。 （2）电路符号中“。”表示的含义与字母上方加横线的含义一致。对于输入端而言，表示低电平有效；对输出端而言，则表示为 输出端；对于时钟脉冲CP 而言，则表示在CP 由“1”→“0”时（下降沿），触发器状态才发生变化。 （3）含有双触发器以上国产触发器中，在它的输入、输出符号前加同一数字，如1R、1S、1Q、1 、1CP 等表示属于同一触发器的引出端。 （4）GND—接地端；NC—空脚； （或CR）—总清零（置零）端，加上低电平（或高电平）信号后，可以让总线所有的触发器置0，即Q → 0。 （5）依据基本组成器件的不同，集成触发器分成TTL 和CMOS 两大类。前者电源电压VCC为+5V，后者的电源电压VDD= 3 ～ 18V，VSS 接电源负极。 、 分别称为直接置0 端和直接置1 端，二者为低电平有效。 、 可以不受其他输入信号影响，使触发器直接（强制）置0 或置1，常用于触发器初始状态清零。 一、认识计数器 二、认识寄存器 在数字系统中，往往需要对脉冲的个数进行计数，以实现测量、运算和控制。具有计数功能的电路，称为计数器。 计数器的种类很多，按计数的进制不同，可分为二进制计数器、十进制计数器和N 进制计数器。按计数增减可分为加法计数器和减法计数器，按计数器中各触发器状态翻转是否与触发信号同步可分为同步计数器和异步计数器。下面以二进制计数器为例介绍计数器。 二进制计数器是各种类型计数器的基础。根据二进制递增计数规律，4 位二进制加法计数器的状态表如表13.12 所示。根据二进制递减计数规律，4 位二进制减法计数器的状态表如表13.13 所示。 实用的二进制计数器已广泛采用现成的中规模集成计数器，常用的有74LS161、74LS163、74LS193、74LS293 等。 寄存器是一种重