原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
降低系统芯片中跨时钟域设计和验证复杂度的方法
第 33 卷第 11 期 通 信 学 报 Vol.33 No. 11
2012 年 11 月 Journal on Communications November 2012
doi:10.3969/j.issn.1000-436x.2012.11.019
降低系统芯片中跨时钟域设计和验证复杂度的方法
1 2 2 2 2 2
刘丹 ，冯毅 ，党向磊 ，佟冬 ，程旭 ，王克义
（1. 北京大学 深圳研究生院，广东 深圳 518055 ；2. 北京大学 微处理器研发中心，北京 100871 ）
摘 要：在系统芯片设计中，直接采用现有的跨时钟域信号处理方法不仅设计复杂度高而且验证难度大。为了解
决这个问题，将跨时钟域设计与功能设计完全分离，在每个通信接口部件中采用独立的、专用的跨时钟域处理模
块统一解决跨时钟域信号的传输问题，并通过封装点对点通信接口和合并处理同一方向的跨时钟域信号，将需要
处理的跨时钟域信号的数量减少为方向相反的 2 组。实验结果表明，该方法能够有效降低跨时钟域设计的验证难
度和系统芯片的设计复杂度，并且不会明显增加功能部件的传输延迟和面积开销。
关键词：系统芯片；跨时钟域设计；验证复杂度；通信接口
中图分类号：TP302 文献标识码：B 文章编号：1000-436X(2012)11-0151-08
Method for reducing the complexity of clock domain crossing
design and its verification in system-on-chips
1 2 2 2 2 2
LIU Dan , FENG Yi , DANG Xiang-lei , TONG Dong , CHENG Xu , WANG Ke-yi
(1. ShenZhen Graduate School, Peking University, Shenzhen 518055, China;
2. Microprocessor Research Development Center, Peking University, Beijing 100871, China)
Abstract: Existing methods for clock domain crossing (CDC) design were used directly in a system-on-chip (SoC),
which result in high design and verification complexity. To solve this problem, a design method was proposed. It sepa-
rated CDC design completely from functional design and transmits all the CDC signals in an IP design with the help of an
independent and dedicated CDC processing module. It also scaled down the total number of CDC signals to two
文档评论（0）