AT89S51概述英文资料 The Description of AT89S51.docVIP

AT89S51概述 1 一般概述 该AT89S51是一个低功耗，高性能CMOS 8位微控制器,可在4K字节的系统内编程的闪存存储器。该设备是采用Atmel的高密度非易失性存储器技术和符合工业标准的80C51指令集和引脚。芯片上的Flash程序存储器可重新编程的系统或常规非易失性内存编程 。通过结合通用8位中央处理器的系统内可编程闪存的单芯片， AT89S51是一个功能强大的微控制器提供了高度灵活的和具有成本效益的解决办法，可在许多嵌入式控制中应用。 在AT89S51提供以下标准功能： 4K字节的Flash闪存 ， 128字节的RAM ， 32个 I / O线，看门狗定时器，两个数据指针，两个16位定时器/计数器， 5向量两级中断结构，全双工串行端口，片上振荡器和时钟电路。此外， AT89S51设计的静态逻辑操作到零频率和支持两种软件可选节电模式。 空闲模式停止的CPU ，同时允许的RAM ，定时器/计数器，串行接口和中断系统继续运作。在掉电模式保存RAM内容，可停止振荡器，停用所有其他芯片的功能，直到下一个外部中断或硬件复位。 2 端口 端口0是一个8位漏极开路双向I / O端口。作为一个输出端口，每个引脚可汇8的TTL输入。当1写入端口0引脚，该引脚可作为高阻抗输入。端口0也可以配置为复低阶地址/数据总线，在访问外部程序和数据存储器。在这种模式下， P0了内部无上拉。端口还收到0字节的代码在Flash编程和产出代码波特率的核查。外部上拉需要在使用。 端口1是一个8位双向I / O端口内部上拉。端口1输出缓冲器可以驱动四个TTL。当1写入端口1引脚，他们的退出高足态上拉，可作为输入。作为输入，端口1引脚的外部被拉低将电源电流（ IIL ）由于内部上拉。端口1还收到低字节为了解决在Flash编程和核查。 端口2是一个8位双向I / O端口内部上拉。端口2输出缓冲器可以驱动四的TTL输入。当1写入端口2，他们的退出高阻态上拉，可作为输入。作为输入，端口2引脚的外部被拉低将电源电流（ IIL ）由于内部上拉。端口2排放高阶地址字节在获取外部程序存储器和杜尔法访问外部数据存储器，使用16位地址（ MOVX @ DPTR ） 。在此应用程序，端口2使用强大的内部上拉时，发射谱。在访问外部数据存储器，使用8位地址（ MOVX @里） ，端口2发出的内容， P2的特殊功能寄存器。端口2还收到高阶地址位和一些控制信号在闪存程序明和核查。 端口3是8位双向I / O端口内部上拉。端口3输出缓冲器可以驱动四个TTL输入。当1写入端口3引脚，他们的退出高阻态上拉，可作为输入。作为输入，端口3引脚的外部被拉低将电源电流（ IIL ）因为上拉。端口3获得某种程度的控制信号的Flash编程和核查。端口3兼任的职能。 3 特殊功能寄存器 图上的片上存储器区域称为特殊功能寄存器（ SFR的）。请注意，并非所有的地址都被占领，未使用的的地址可以寻址。阅读访问这些地址将一般返回随机数据，写访问将有不确定的结果。 用户软件不应该写入对这些非寻址地址。在这种情况下，重置值或无效的新的双向数据将永远是0 。中断寄存器：个人中断启用BITS是在IE注册。两个优先级可以设定为每一个中断源的优先顺序。 双数据指针寄存器：为了便于访问内部和外部数据存储器，这两家指针的16位数据指针寄存器提供： DP0地点在SFR的地址82H - 83H和DP1在84H - 85H 。位的DPS = 0中的SFR选择DP0和AUXR1的DPS = 1选择DP1 。 用户应始终初始化的DPS位到适当的值之前，各自的数据存取指针寄存器。 断电检举：电源（光纤）位于位4 （ PCON.4 ）在PCON SFR。它可以设置和其他软件的控制下，是不会受到影响复位。 4 存储设备 MCS - 51单片机的设备有一个单独地址空间的程序和数据存储器。高达64K字节的外部程序和数据存储器可以得到解决。 4.1 程序存储器 如果的EA引脚连接到GND ，获取所有程序都是针对外部存储器。关于AT89S51 ，如果EA连接到VCC ，计划获取地址0000H通过FFFH是针对内部存储器和存取的地址1000H通过FFFFH是针对外部存储器。 4.2 数据存储器 AT89S51实施的128字节的片上RAM 。 128字节都可以通过直接和间接寻址模式。栈操作的例子间接寻址，因此， 128字节的数据RAM可作为堆栈空间。 5 定时器 看门狗定时器（一次性启用了复位输出）的定时器是作为恢复方法的情况下的CPU可能会受到软件冷门。该定时器包括一个14位计数器和看门狗定时器复位（ WDTRST ） SFR公司。该定时器是拖欠禁用从朝重置。为了使定时器，用户必须写入01EH和0E1H依次向WDTRST寄