三人表决器vhdl程序设计.docVIP

目 录 1设计内容与要求 1 1.1设计内容 1 1.2设计要求 1 2简介VHDL和Verilog语言 1 3设计过程 3 3.1设计原理 3 3.2程序设计框图 4 3.3三人表决器ＶＨＤＬ程序 5 4程序仿真 7 4.1 Quartus软件简介 7 4.2仿真过程 8 4.3仿真结果分析和总结 9 5心得体会 11 参考文献 12 三人表决器设计 1设计内容与要求 1.1设计内容 设计一个三人表决器，使其表决结果与多数人意见相同。参加表决投票的共有三人，当同意的人数大于等于2人时，表决结果为通过，否则，表决结果为否决。以三个输入信号代表参加表决的三人，以两个输出信号表示表决结果。 1.2设计要求 对三人表决器进行理论分析，针对设计部分进行原理并对实验结果进行分析；Quartus软件的使用：实验结果分析500字）； ⑹参考文献； 2简介VHDL和Verilog语言 VHDL语言是一种用于电路设计的高级语言。它在80年代的后期出现。最初是由美国国防部开发出来供美军用来提高设计的可靠性和缩减开发周期的一种使用范围较小的设计语言 。 　　VHDL的英文全写是：VHSIC（Very High Speed Integrated Circuit）Hardware Descriptiong Language.翻译成中文就是超高速集成电路硬件描述语言。因此它的应用主要是应用在数字电路的设