硬件描述语言及器件 VHDL基本语句学习PPT.ppt

  1. 1、本文档共52页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
硬件描述语言及器件 VHDL基本语句学习PPT

VHDL的基本语句 1. 顺序语句 2. 并发语句 顺序语句 VHDL语句是并发语言,大部分语句是并发执行的。但是在进程、过程、块语句和子程序中,还有许多顺序执行语句。顺序语句有两类: 一类是真正的顺序语句(IF语句),一类是可以做顺序语句、又可以做并发语句、具有双重特性的语句(赋值语句、process语句)。 顺序语句: 1.PROCESS语句 2.WAIT 语句 3.赋值语句 4.IF 语句 5.CASE 语句 6.LOOP语句 7. NULL语句 WAIT 语句 进程在仿真运行中总是处于执行状态或挂起状态。除了受敏感信号的控制外,进程状态的变化还受等待语句的控制,当进程执行到等待语句时,就将被挂起,并设置好再次执行的条件。 Wait语句的4种不同的条件 : wait --无限等待 wait on --敏感信号变化 wait until --条件满足 wait for --时间到 WAIT 未设置停止挂起条件的表达式, 表示永远挂起。 WAIT ON 信号表 又称为敏感信号等待语句,在信号表中列出的信号是等待语句的敏感信号,当处于等待状态时,敏感信号的任何变化将结束挂起,再次启动进程 Wait on 语句示例 例6-1 process (a,b) begin y = a and b; end process; WAIT UNTIL 条件表达式 相比wait on 多了一种重新启动的条件,需同时按顺序满足以下两个条件,才能脱离挂起状态: 1.表达式中所含信号发生改变; 2.信号改变后,满足所设条件。 WAIT UNTIL 条件表达式 一般的,只有wait until语句可以被综合器接受,其它格式只能在仿真其中使用。 WAIT FOR 时间表达式 又称为超时等待语句,此语句中定义了一个时间段,从执行到wait语句开始,在此时间段内,进程处于挂起状态,当超过这一时间段后,进程自动回复执行。 如: wait for 20ns wait for (a ×(b + c)) a,b,c 为时间量 其它wait语句 多条件wait语句 例:Wait on nmi,interrupt until(umi=true) or (interrupt = true) for 5us; 赋值语句 功能:将一个值或一个表达式的运算结果传递给某一个数据对象。 赋值语句有两种:信号赋值(代入)语句和变量赋值语句。 每个赋值语句由三部分组成: 1.赋值目标 2.赋值符号 3.赋值源 VHDL规定,赋值目标与赋值源必须严格一致 IF语句 IF语句根据指定的条件来确定语句执行顺序,共有3种类型: (1) 用于门闩控制的IF语句 (2) 用于二选一控制的IF语句 (3) 用于多选择控制的IF语句 (1) 用于门闩控制的IF语句 这种类型的IF语句一般书写格式为: IF 条件 THEN 顺序处理语句 END IF; 例6-6: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity dff is port(clk : in std_logic; d: in std_logic; q: out std_logic ); end entity dff; (2) 用于二选一控制的IF语句 这种类型的语句书写格式为: IF 条件 THEN 顺序处理语句甲; ELSE 顺序处理语句乙; END IF; 二选一电路VHDL语言实现 例6-7: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity mux2 is port(a,b,sel : in std_logic; c: out std_logic ); end entity mux2; (3) 用于多选择控制的IF语句 这种类型的IF语句书写格式为: IF 条件1 THEN 顺序语句1; ELSIF 条件2 THEN 顺序语句2; … ELSIF 条件n THEN 顺序语句n; ELSE 顺序语句n+1; END IF; (3) 用于多选择控制的IF语句 例6-8: library ieee; u

文档评论(0)

ctuorn0371 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档