PIE培训课程.doc

PIE培训课程 1 為何需要Start Oxide? 3 2 為何需要Zero layer? Laser Mark? 3 3 目前常用的晶片阻值為何? 換算成濃度值多少? 4 4 矽原子的Lattice constant為何? 換算成表面濃度, 體積濃度各是多少? 4 5 Well製程影響那些元件特性? 5 6 從0.5um至0.18um製程, Well部分的製程改變為何? 其原因何在? 5 7 何謂LOCOS? Typical process flow? 6 8 何謂STI? Typical process flow? 6 9 STI對IC製程有何影響? 可控制因子有哪些? 7 10 何謂ODR? 對產品有何影響? 8 11 ODR pattern density對STI CMP有何影響? 8 12 B-Clean的目的為何? 目前共有幾種B-Clean recipe存在FAB內? 個別的目的有何不同? 8 13 何謂Epi-Wafer? 對產品有何影響? 10 14 SiN CVD dep時爐管各部分的溫度別控制在什麼範圍? 為什麼如此? 10 15 STI蝕刻後需檢查什麼地方以確保蝕刻正常? 這些項目在密集區何疏散區有何不同? 11 16 Active PHO (OD PHO)需檢查什麼以確保製程正確無誤? 這些項目和黃光製程的什麼參數有關? 11 17 黃光區曝光機共有幾種機型? 他們各別有什麼任務? 試列表比較其特性? 12 18 line和DUV分別用什麼樣式的光阻? 試列表比較各光阻特性? 14 19 ODR光罩和OD光罩有何關係? 試畫圖解釋之. 15 20 總共有多少種光阻去除方式? 個別適用於何種情況? 16 21 去除Si3N4時, 為何要在熱磷酸之前加50:1 HF蝕刻? 此蝕刻時間太短有何影響? 17 22 熱磷酸對Si3N4, Oxide的蝕刻率分別是多少? 蝕刻率可控制因子為何? 17 23 Sacrificial oxide (SAC oxide) 的目的為何? 17 24 Vt IMP的目的為何? 對產品電性有何影響? 18 25 N-well implant打入P31, 120KeV. 請估計光阻厚度最少應有多厚? 18 26 請畫出Gate oxide程式OGA0070A, 溫度, 氣體流量和時間的關係圖 (請自行查爐管OI) 18 27 Gate oxide對產品影響的參數有哪些? 試描述定量一點 19 28 寫出FN tunneling方程式, 請問0.18um Gate oxide thickness從理論計算應能承受多少MV/cm @1pA 漏電 19 29 Gate oxide 成長有哪些重要考量? 20 30 Gate oxide 前製程B-Clean的目的為何? 其中的APM dip time會影響什麼產品參數? 20 31 Gate oxide厚度如何Monitor? 其量測誤差為何? 線上如何控制厚度保持定值? 22 32 試畫圖說明爐管區測量控片厚度的位置. 距離晶片中心的距離分別是多少? 22 33 說明Gate oxide quality (integrity)如何量度? 解釋不同方法的優缺點 (Vbd, Qbd, Tbd, Do, Yield..) 23 34 解釋名詞, PHO proximity effect, Swing effect, Exposure latitude, Best Focus, Depth of Focus. 24 35 解釋名詞. Lot to lot, within lot wafer to wafer, within wafer, within field, within die uniformity. 請討論其重要次序 26 36 PHO Overlay shift的原因及現象有哪些? 其中有多少種可以經由給機台補償改善? 27 37 PHO recipe的Focus設定值往正+調整後PR profile會有何影響? 往負-調整後PR profile會有何影響? 27 38 請列舉出任何一個產品的Poly光罩EBO logical operation, 並解釋其原因 28 39 Poly CD對產品WAT參數的影響為何? 如何決定最佳的製程CD target? 28 40 何謂ADI, AEI CD bias? 何謂DOS(design on silicon), DOM (design on mask)? 28 41 試列表說明光罩A,B,C,D,E,F,G,H grade