数字电路实验三：数字电压表(设计报告).docx

数电实验3设计报告实验名称：数字电表实验目的：1.掌握组合逻辑与时序逻辑电路的设计方法及调试方法2.熟练掌握常用MSI逻辑芯片的功能及使用方法3.初步掌握Verilog HDL数字系统设计方法4.熟悉PLD实验箱的结构和使用及Quartus II软件的基本操作5.掌握采用Quartus II软件和实验箱设计实现逻辑电路的基本过程设计任务及要求：1、利用FPGA 与ADC0809 设计一个数字电压表，能够测量0－5V 之间的直流电压值，四位数码显示。 2、在实验电路板上焊接插座，将ADC0809 安装在插座上。 3、选择一路模拟量输入通道（如：IN0），经可调电位器送入0－5V 的直流电压。 4、ADC0809 时序由FPGA 控制，ADC 转换输出的数字量（D7－D0）送回FPGA，转换结果由实验箱上的LED 数码管以十进制形式显示。 5、ADC0809 的VREF 接＋5V 电压。 6、FPGA 与ADC0809 之间接口利用实验箱上的“彩色液晶”接口。程序设计过程：定义程序名、输入输出量和初始化Moduleadc_cc(clkin,rst,clkout,sel,data,start,eoc,ale,oe,seg_com,seg_data);input clkin; //时钟输入50MHZinput rst;input eoc; //ADC0809input [7:0] data; //输入八位数据output clkout; //时钟输出output start; //ADC0809起始信号output [2:0] sel; //转换通道output ale; //ADC0809 output oe; //ADC0809output [7:0] seg_com; //位选output [7:0] seg_data; //段选parameter CLK_FREQ = D50_000_000;//系统时钟50MHZparameter CLK_out_FREQ = D500_000;//输出时钟parameter state_pre = 0; //sel 状态1 parameter state_pre2 = 1; //ale 状态2 parameter state_start = 2; //start 状态3parameter state_conv = 3; //conv 状态4parameter state_wait = 4; // 状态5parameter state_readpre = 5; // 状态6parameter state_read = 6;//over // 状态7reg [2:0] sel; //定义寄存器reg ale; //定义寄存器reg start; //定义寄存器reg oe; //定义寄存器reg [7:0] data_led; //LED显示数据reg [31:0] DCLK_DIV; //32位计数器reg clkout; //提供ADC0809时钟500KHZreg [3:0] state = state_pre; 按照PDF所给出的时序图进行编程对照时序图，使ADC0809按上图方式工作进行编程always @ (negedge clkout)case (state)state_pre : beginsel[2:0] = b000; //ABC 000 通道0state = state_pre2; //转到状态2oe = 0; //OE拉低endstate_pre2 : beginale = 1; //ALE拉高sta