应用FPGA实现手持式数字示波表的峰值采样研究.pdfVIP

第三篇嵌入式硬件与FPGA 12l 孙彦明 王厚军 周玉鸿 电子科技大学自动化学院，成都，610054 摘要本文叙述了峰值采样产生的背景，以厦在手持式数字示波表中，如何利用FPGA实现峰值采样 关键词峰值采样，FPGA，数字示波袁 引 言 随着电子行业快速发展，示波器成为一种研究和维修过程中不町缺少的测量工具。手持式示渡表是应运 而生的、便携的、小巧的、适用于现场测量的小型示波器，其功能与高档示渡器相比日趋完善。 2背景 早期的模拟示波器对耶些转瞬即逝而又不经常发生的毛刺往往无法应对，因为模拟示波器采用阴极射线 的方式，肉服很难看到那些问题。随着数字示波器的出现，采用“峰值检铡”这一特殊采样模式，在所有的扫描 速度下均维持最大采样速率，把每一采样周期或者几个采样周期获得的最大和最小值记录下来，同时再用软件 的方法显示出来。选样就可以在低时基的情况下捕捉到那些偶然发生的毛刺了，而可以检测到的最小毛刺只 与示波器的采样速率有关。也就可以在长时间内对要检测的东西进行监测而又不会因为人为原因丢失数据 了。所以在手持式示波表中实现峰值采样是很必要的。 由于考虑到与普通台式示波器不同，手持式示波表更加小巧、便携，且功耗更低，在系统中加入过多的硬件 会增大体积和功耗，所以最好是能够利用现有的一些硬件。因为FPGA的通用性，它早已经是目前很多嵌入 式系统中已有的东西，我们用它和单片机或者ARM配合工作实现了示波器的基本功能。所“能够在FPGA 中实现更多的系统功能将是第一选择。 3 峰值采样的原理及实现 峰值采样的基本原理就是：在一段时间内对采集的数据进行快速比较，取得这一一段时间内的最太值和最小 值，即所谓的峰值．存储起来再显示在屏幕上(见图1)。所以要想取得大 量的数据进行比较，就必须保持系统的采样频率高于存储的频率，因为 如果两者频率相等，那么只有一个采样点就无从说所谓的峰值了。也就 是说峰值采样是低速显示时才用到的，这也正是它应用的关键，因为那 些工程上让人头痛的毛刺尖峰往往不是经常出现，或者经常出现，但是 速度又很快，所以一般观察它们时示渡器的时基都很低。 在手持式示波表中如果应用传统的硬件，例如使用快速比较器、模 拟开关和RAM，虽然也能够实现峰值采样，但对手持式产品来说，考虑 开发成本和系统功耗等很多原因，都是一种浪费。而应用FPGA实现峰 值采样不仅可阱保持已有系统中的硬件不增加，而且系统资源也得到更 加充分的利用。 我们选用的是Altera公司Acex系列的EPIK30芯片。它足一款相 对十分经济实用的芯片．片内有典型的30000个门电路和24576位 图1峰值采样的基本原理图 RAM可以灵活运用，对于100MHz采样速度以内的数据，其时序处理 功能很强大。具体在FPGA中实现峰值采样就是依照峰值采样原理，构建模型，仿真后，校准结果，然后下载 到芯片中。 这里用比较直观的原理图输入在Max+pluslI中进行编辑，如图2所示。 图2是一个峰值采样取最大值的原理图。晟上面的那个74273用来将采入的高速数据锁存起来，而锁存 122 中国西部嵌^式系统与单片机技术论坛2005学术年会论文集 它的时钟—CLK_—RTN与采样时钟CLK一100M—M同频 率。接下来是一个比较器，它的位数是输入数据的位 数即8位(8位数据的理论精度可达1／256，完全满足 示波器精度要求)，当b组数据大时，输出agb是1。 再往F是一个8位数据的2选1开关，它取得的数据 送到下面的寄存器里(以后如果不特殊指出，则寄存 器都指第2个74273)，最后进到FPGA内部的一个 RAM中暂时存储。而这个RAM的地址盎化是由一 个计数器记录存储脉冲而产生的，存储脉冲的频率决 定了峰值采样的深度，头定了到底比较多少个点后存 储。先前说过存储脉冲的频率要低于采样频率，低得 越多，相同时间内存储数据就相对越步。TRANS— LOAD信号是一个与存储频率相同的信号，它的作用 是在比较