09.基础电路设计(九)高速数位电路板设计技术探索.docVIP

09.基础电路设计(九)高速数位电路板设计技术探索 本文由THE_裴贡献 doc文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。 基礎電路設計（九） 高速數位電路板設計技術探索 宇量 內容標題導覽：｜設計高速數位電路板的 20 項要訣｜高速電路的測試｜結語｜ 隨著數位電子產品小型化、高速化的市場需求，數位電路板的設計日益受到重視。由於高速數位電路大多是小型 CMOS 元件 所構成，因此本文以 FR-4 電路板為前提，深入探討有關高速數位電路板的設計技巧。 設計高速數位電路板的 20 項要訣 ※使用低誘電率與低誘電正接的電路板 高誘電率的電路板容易導通電磁界，因此極易受到噪訊干擾，一般 RF-4 的誘電率為 4.8，誘電正接為 0.015 左右；低誘電 率的電路板為 3.5，誘電正接為 0.010 左右。由於低誘電率電路板的價格比一般電路板高，因此選用上必需作全盤性檢討。 ※RF-4 的頻率極限為 2.5G～5.0GHz 以往認為 60MHz 是電路板上的信號傳輸速度極限，不過事實上目前 PC 主機板的 bus 信號傳輸速度大多超過 400MHz，若 以主機板的現況而言，能夠作如此高速的信號傳輸，主要原因是利用 shield 將阻抗(impedance)為 60? 左右的 pattern 包覆，使其特性等同於一般 pattern 長度，也就是說實際上電路板並未超過 2.5～5.0GHz 的信號傳輸物理極限。 ※儘量使用多層電路板 使用內層為電源層的多層電路板具有下列優點: ?電源非常穩定。 ?電路阻抗(impedance)大幅降低。 ?配線長度大幅縮短。 相同面積作成本比較時，雖然多層電路板的成本比單層電路板高，不過如果將電路板小型化、噪訊對策的方便性等其它因素 納入考量時，多層電路板與單層電路板兩者的成本差異並不如預期中的高。例如小型高密度配的場合，一般認為使用 4 層電 路板可獲得良好的電路特性。表 1 是日本國內雙面電路板與 4 層電路板成本比較實例。 電路板尺寸 雙面電路板 (mm) 59×22×0.8 48×42×1.2 150×130×1.6 230×130×1.6 299×178×1.6 30(1 萬片 order) 80(500 片 order) 680(100 片 order) 940(100 片 order) --每片單價(日圓) 4 層電路板 1200(100 片 order) 2000(100 片 order) 1540(100 片 order) 表 1 日本國內雙面電路板與 4 層電路板成本的比較實例 根據表 1 的數據單純計算電路板的面積成本時，每一日圓的面積雙面電路板約為 左右，4 層電路板則為 ，也就是說 4 層電 路板的使用面積若能降低 1/2，面積成本就與雙面電路板相同。雖然批量多寡會影響電路板的單位面積成本，不過尚不致有 4 倍的價差，如果發生 4 倍以上的價差時，祇要設法縮減電路板的使用面積，並設法降至 1/4 以下即可。 ※儘量使用 micro strip line 與 strip line CMOS 的輸出阻抗(impedance)為 50～100? 左右，如圖 1 所示 micro strip line 與 strip line，可使 pattern impedance 收斂在 50～100? 範圍內。 阻抗的計算方法 如果直接使用電路板製作廠商提供的阻抗(impedance)layout 電路，極易招致成本上揚的窘境，為了能在設計階段使阻抗 維持在 50～100? 範圍內，除了確認電路板的標準厚度，再決定 pattern 寬度之外，亦可直接指定電路板的厚度要求廠商 製作，因為事前嚴謹的電路板選定作業，可使電路獲得預期性的效果。根據圖 1 的計算式，假設 micro strip line 的場合， pattern 寬度為 0.1mm，絕緣層厚度為 0.2mm 時，阻抗則為 80?；如果絕緣層厚度為 0.4mm 時，配線阻抗可收斂至 100? 範圍內。值得一提的是實際上 pattern 的寬度經過整修後會變得更細窄，例如寬度為 0.15mm 的 pattern，經過蝕 刻整修後會變成 0.1mm。 雖然信號 pattern 如果設有 ground shield 時，必需使用其它的計算公式計算，不過基本上阻抗(impedance)卻不會有太 大改變。此外雙面電路板的其中一面如果設置 ground 的 better pattern，便可獲得某種程度的改善。 strip line 對噪訊對策具有極佳效果 雖然電路板若未超