微星MS7309主板上电时序.doc

  1. 1、本文档共37页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
微星MS7309主板上电时序

微星MS7309主板时序 第一部分:等待开机 待机有三个条件:3VSB、25M晶振、PWRGD_SB。 一、纽扣电池供电: 纽扣电池(此时不插电源线)BAT经过双二极管D22以及D28为桥(PBGA692)提供基本供电VBAT,25M晶振起振。同时BAT还通过双二极管D22和电阻R699产生VBAT0链接到F71882的82脚,用于检测电池电量。 VBAT通过R6产生信号COPEN#送到I/O(F71889ED的83脚,使该脚为高电平。 二、插入ATX电源,+5SB为主板供电 1、5VDRV1的产生:当插入ATX电源,+5VSB为主板的部分电路供电,I/O的71脚(VCCGATE)为高电平,通过Q41产生5VDRV1.它的主要作用控制Q37的导通,提升3VDUAL的输出功率(用UP7704产生);应用在3VSB_WAKE产生电路,同样提升3VSB_WAKE的功率。 2、VCC_5SB的产生: 当插入ATX电源,+5VSB通过Q110转换成VCC_5SB,主要是把电流从4A降低到2A。 5VSBDRV1的产生:IO的72脚产生DUALGATE信号,VCC5_SB经电阻R465和R466分压,产生此信号。 3、+3.3VDUAL的产生:产生方式可以有两种,一是通过1117来产生,二是通过UP7501来产生。 (1)、通过U28(RC117S)产生: 通过 (2)通过UP7704产生,其2脚受控于信号sys5VSB_OFF,这个信号由IO的47脚产生,同时控制USB接口和5vSB POWER SWITH。 4、VSB3V的产生:3VDUAL(1.2A)通过D32产生VSB3V为IO的65脚供电。 5、POWER GOOD_SB的产生 IO在工作条件正常的情况下,由81脚发出RSMRST#到桥的H6端(PWRGD_SB)通知桥电源准备好,DUAL电源稳定后该信号为高电平,同时加到Q80的G极,使Q80导通,3VDUAL代替CMOS电池为IO供电。 6、25M晶振要起振,两脚要有1.5V左右的电压,并且要有压差。 第二部分:开机过程 1、开机针PWSW+通过电阻R416接地,+5SB通过R417连接到PWSW-,提供上拉;当按下电源开关,产生信号PSIN#,通过R418送到IO的第76脚,77针产生信号PWRBTN#送到桥的G4端,桥依次拉高SLP_S5#、SLP_S3#,这两个信号分别送到IO的73脚、75脚,79脚产生信号PS_ON#直接拉低ATX电源的16Pin的电压,ATX电源开始启动,提供5V、±12V、3.3V电压。 2、ATX_PWROK信号 当ATX电源的各种供电稳定后,延迟300-500毫秒,ATX电源的8脚产生信号ATX_PWROK,这个信号分三路,第一路送到5VDIMM产生电路(参考下页图);第二路送到DDR1.8V产生电路;第三路送到IO的第74针。 3、5VDIMM的产生: ATX_PWROK、SLP_S5#、SLP_S3#同时作用于UP7501M8使其7、8脚分别产生5VSB_DRV和5VCC_DRV,控制Q7(NP_P2003ND5G_TO252-5-RH)输出5VDIMM,为VCC_DDR产生电路供电,同时输出USB_DRV信号控制基准参考电压的产生,同时输出到USB接口供电电路。 4、参考电压的产生:在5VDIMM的产生过程,产生USB_DRV信号,桥的D2、E2端分别输出总线的时钟信号和数据信号(3.V高电平),在供电正常的情况下,UP6264输出1.5V基准电压、1.2V基准电压、0.9V芯片基准电压。 5、内存供电:UP6103的5脚VCC供电,通过双二极管D4供电;+12V通过D4、D5送到1脚BOOT,在参考电压正常的情况下,通过2、4脚输出UG、LG驱动Q16和Q15产生内存供电VCC_DDR(1.8V 18A)。内存电路基准电压是由UP7711产生的。VTT_DDR(0.9V 0.83A) 6、MEM_VLD信号的产生 VCC_DDR产生后,加到Q33(CMKT3904-SOT363-6)的5脚,6脚产生MEM_VLD信号,送到桥的J3端,通知桥内存供电已经稳定。 7、DDR_PWRGD产生:当内存供电产生后,由Q9产生DDR_PWRGD信号,送到940座的F3端,通知CPU内存供电已经准备好。 8、桥的主供电VCC1.2以及桥PWR_GD的产生 在电压参考正常时,由LM358和Q30产生1.2V(10.5A)桥PBGA692的主供电,ATX_PWROK这个信号通过D16和Q32产生信号PWR_GD,送到桥的G2端,通知桥主板ATX电源供电都已经准备好。 8、MEM_VLD信号:当内存供电产生后,由Q33产生信号MEM_VLD,送到桥的J3端,通知桥内存供电已经稳定。 9、VCORE_EN

文档评论(0)

pangzilva + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档