ch9.触发器和时序逻辑电路.pptVIP

9.1 双稳态触发器 9.1 双稳态触发器 9.1.1 R－S 触发器 1. 基本 R－S 触发器 触发器的转换状态和逻辑功能 (1) (2) (3) (4) 基本 R－S 触发器状态表 例： 2. 可控 RS 触发器 例： 9.1.2 主从JK触发器 1.电路结构 2. 工作原理 分析JK触发器的逻辑功能 (1)J=1, K=1 (2)J=0，K=1 (3)J=1，K=0 (4)J=0，K=0 3. JK触发器的逻辑功能 例： 9.1.3 D 触发器 例：画出维阻型D 触发器工作波形图 例1：画出Q端输出波形 9.2 计数器 二进制计数器 1. 异步二进制加法计数器 三位异步二进制加法计数器 三位同步二进制加法计数器 例: 分析图示逻辑电路的逻辑功能,说明其用处。 设初始状态为“000”。 2.列写状态转换表，分析其状态转换过程 0 1 0 设触发器原态为“0”态 保持原态 0 0 0 1 0 0 0 1 R S C F从 Q Q Q SD RD 1 C F主 J K C C 设触发器原态为“1”态 为“？”状态 保持原态 保持原态 Qn 1 0 0 1 1 1 0 0 Qn 0 1 J K Qn Qn+1 0 0 0 1 1 0 1 1 JK触发器状态表 0 1 0 1 0 1 0 1 J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器状态表 (保持功能) (置“0”功能) (置“1”功能) (计数功能) C下降沿触发翻转 SD 、 RD为直接置 1、置 0 端，不受时钟控制，低电平有效，触发器工作时SD 、 RD应接高电平。 逻辑符号 C Q J K SD RD Q 画出JK 触发器工作波形 C J K Q 下降沿触发翻转 逻辑图 图形符号 S R Q D 1D C1 CP D 触发器的逻辑状态表 1 1 0 0 Qn+1 Dn S R Q J 1J K 1K C1 CP 1 D C D Q 上升沿触发翻转 国内生产的D触发器主要是维持阻塞型，为上升沿触发。 T C Q J K SD RD Q T触发器状态表 T Qn+1 0 1 Qn Qn J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn JK触发器状态表 1 Q T C (保持功能) (计数功能) 触发器仅具有计数功能 即要求来一个C， 触发器就翻转一次。 C Q D=Q D触发器状态表 D Qn+1 0 1 0 1 C Q Q D 例2：画出Q端输出波形 0 计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。 分类 加法计数器 减法计数器 可逆计数器 (按计数功能 ) 异步计数器 同步计数器 (按计数脉冲引入方式) 二进制计数器 十进制计数器 N 进制计数器 (按计数制) 按二进制的规律累计脉冲个数，它也是构成其它进制计数器的基础。要构成 n位二进制计数器，需用 n个具有计数功能的触发器。 异步计数器：计数脉冲C不是同时加到各位触发器。最低位触发器由计数脉冲触发翻转，其他各位触发器有时需由相邻低位触发器输出的进位脉冲来触发，因此各位触发器状态变换的时间先后不一，只有在前级触发器翻转后,后级触发器才能翻转。 二 进 制 数 Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6