高速通用DES加解密芯片设计与实现Ξ.PDFVIP

( ) 第16卷第3期 　　　　　　　　　　　宁德师专学报 自然科学版 Vol16 　No3 2004 年 8 月 　　　　　　　JournalofNingdeTeachersCollege (NaturalScience) 　Aug.2004 高速通用DES 加解密芯片设计与实现 艾显峰 , 叶宇煌 ( ) 福州大学物理与信息工程学院 , 福建 福州 　350002 　　摘要 :现代网络与通信技术高速发展 ,对信息安全提出了更高的要求 ,实现高速可靠的数据加 密越来越重要. 通过对 DES 加密技术的研究 ,优化 DES 加解密算法 ,运用流水线技术 ,采用并行处 ( ) 理 ,在单片廉价 FPGA XC2S50 上设计实现了高速通用的DES 加解密芯片. 关键词 :DES 加/ 解密算法 ;XC2S50;通用接口 ( ) 中图分类号 :TP393.08 　　　文献标识码 :A 　　　文章编号 : 1004-2911 2004 03-0230-04 　　随着网络与通信技术迅速发展 ,高速 、大容量数据在传输过程中的信息安全问题 日益突 出. 密码技术是信息安全的核心技术.DES 算法自1977 年公布以来 ,应用时间长 , 使用范围广 泛 ,在 DES 算法基础上已衍生出多种分组 加密算法. 本文研究设计的高速通用 DES 加解密芯片采用单片 XILINX公司 SPAR TAN2芯片 XC2S50实现. 价格低廉 ,接口方 式灵活 ,支持串/ 并行接 口方式 ,提供多种 DSP/MCU 接口;单信号线控制加密或解密 方式选择 ,处理速度高 ,加/ 解密峰值速率 可达 300Mbps, 平均速率大于 250Mbps. 1 　DES 加/ 解密算法 ( ) ( ) DES 加/ 解密算法可以分别用 1 、2 函数表示为 sdat[1:64]=des ( dat[1:64],key[1: 56] ) ( 1) dat[1:64]=des 1 ( sdat[1:64],key[1: 56] ) (2) 从上式可 以看出:64bit 明数据与 56 位密 钥运算后得到 64bit 加密数据 ,实现数据加 密. 反之 ,实现数据解密. DES 加密算法如图 1 所示. 输入明文 (64bit) 经初始置换 IP 分成左右两半块 L0 、 ( ) R . 经过第 i 层变换后为 L ,R ,其中 ,L 0 i i i =R ,R =L f (R ,K ) ,此处f 函数 i-1 i i-1 i-1 i 收稿 日期 :2004-03-10 ( ) 作者简介 :艾显峰 1971- , 女 , 工程师 ,福建福州人 ,从事通信编码研究工作. 第 3 期