新编数字组合逻辑电路.pptVIP

把4个全加器（例如两片74LS183）依次级联起来，便可构成4位串行进位加法器，如图3-33所示。 串行进位加法器电路结构简单，工作过程的分析一目了然，但工作速度教低。为了提高工作速度，出现了超前进位加法器。 3. 超前进位加法器 超前进位加法器除含有求和电路之外，在内部还增加了超前进位电路，使之在作加法运算的同时，快速求出向高位的进位，因此，该电路运算速度较快。下面简要分析其工作原理。 在4位二进制加法器中，第1位全加器的输入进位信号的表达式为 第2位全加器的输入进位信号的表达式为 第3位全加器的输入进位信号的表达式为 而4位加法器输出进位信号的表达式，即第3位加法运算时产生的要送给更高位的进位信号的表达式显然为 由以上分析可知，只要A3A2A1A0、B3B2B1B0和C0-1给出之后，便可按上述表达式直接确定进位信号C3、C2、C1、C0。因此，如果用门电路实现上述逻辑关系，并将结果送到相应全加器的进位输入端，就会极大地提高加法运算的速度，因为高位的全加运算再也不需要等待了。4位超前进位加法器就是由4个全加器和相应的进位逻辑电路组成的。图3-34所示为4位二进制超前进位加法器的逻辑电路图。 四、数值比较器 比较两个二进制数A和B大小关系的电路称为