- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种以太网接口电路在电视产品的应用
精品论文 参考文献
一种以太网接口电路在电视产品的应用
韩玉喜 合肥海尔电器有限公司 230601
摘要 本文主要介绍了一种以太网接口电路在电视产品的硬件应用,包括集成有以太网媒体接入控制单元和物理层接口单元的主芯片、网络变压器、以及网线接口,所述主芯片通过网络变压器与网线接口连接。以太网接口电路通过将以太网媒体接入控制单元和物理层接口单元集成在一颗主芯片上,解决了现有接口电路分别连接以太网媒体接入控制和物理层接口芯片带来的电子元器件多,连线复杂,占用板间面积大的问题,具有集成度高、连接简单、功耗低的优点。
关键词 以太网媒体接入控制器(Medium Access Control,MAC) 物理层接口(Physical Layer,PHY) 简化媒体独立接口(Reduced Media Independant Interface,RMII)
技术领域
此硬件电路目前主要应用在有网络需求的电视产品上。
背景技术
随着以太网技术的迅速发展,人们对信息共享的要求也不断提高。目前,嵌入式系统已经渗透到我们生活的每个角落,它与网络的完美结合,为我们共享信息提供了很大的便利。但是在人们享受这种高速共享信息的时候,必须要有适合的以太网接口来实现信息的传递和共享。众所周知,快速的网络访问,一方面取决于网络带宽限制,而另一方面取决于以太网接口电路和对应软件的处理功能,以往的以太网接口都是独立分散的各自完成自己的任务,以太网接口电路主要由以太网媒体接入控制器(Medium Access Control,MAC)和物理层接口(Physical Layer,PHY)两大部分构成。传统的主芯片需要外接一片物理层芯片(PHY)和一片媒体接入控制器(MAC)以提供以太网的接入通道(如图1)。基于时代的高速发展,高集成度,小型化是未来芯片发展的必然趋势。我们这个应用主要就是介绍一种集成这种以太网接口的嵌入式主芯片的应用。该接口电路集成的主芯片具有集成度高、体积小、功耗低等优点。
具体工作方式
下面结合附图对该电路的具体实施方式作进一步详细地说明。
为了简化以太网接口电路结构,减少占用板间面积,降低电路功耗,通过将以太网媒体接入控制单元和物理层接口单元集成到一个主芯片上,能够去掉一些外接元器件,可以使以太网媒体接入控制单元和物理层接口单元实现很好的匹配,同时还可以减少引脚数,缩小芯片面积。
图2电路原理框图
参见图2所示,本实施例中的以太网接口电路,包括MT5501主芯片U1,该主芯片集成有以太网媒体接入控制单元和物理层接口单元,片上定义了物理层接口单元中数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等,并向数据链路层设备提供标准接口。以太网媒体接入控制单元则提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能,所有的接口采用简化媒体独立接口RMII,支持10M和100M的总线接口速度。
图3 电路原理图
参见图3所示,所述主芯片U1通过网络变压器U2与网线接口U3连接,所述的网线接口可以为RJ-45或MINI等网线接口。网络变压器U2发送通道的输入端TD+和TD-连接主芯片U1的差分数据发送端子TXVP和TXVN,用于接收主芯片U1发送的数据,并将发射数据进行信号的耦合、放大、变压后输出给网线接口,发送通道的输出端TX+和TX-一方面连接所述网线接口U3的差分数据发送端子TX+和TX-,另外一方面连接有第一滤波电路,将发射信号进行高频滤波,所述接收通道的输出端RD+和RD-连接主芯片U1的差分数据接收端子RXVP和RXVN,接收通道的输入端一方面连接所述网线接口U3的差分数据接收端子RD+和RD-,另外一方面连接第二滤波电路,用于将接收信号的高频信号滤除。
其中,为了滤除输出高频杂波信号,第一滤波电路包括滤波电容CW7和滤波电容CW8,网线接口的差分数据发送端子分别通过所述的两个滤波电容接地,例如,TX+通过连接滤波电容CW7接地,TX-通过连接滤波电容CW8接地。
同样的,为了滤除输入高频杂波信号,第二滤波电路包括滤波电容CW9和滤波电容CW10,网线接口的差分数据接收端子分别通过所述的两个滤波电容接地, RX+通过连接滤波电容CW10接地,RX-通过连接滤波电容CW9接地。为了便于做电磁兼容测试时一方面抑制高频干扰,另外一方面防止地的杂波信号返回至电路板,滤波电路还连接有由两个电容CW11、CW12和两个电感FBW1、FBW2并联组成的抑波电路。
为了方
文档评论(0)