数字电路第8章2013.pptVIP

(2) 专用输出组态：如下图所示： AC1(n)＝0，AC0＝0，四路反馈数据选择器FMUX输出接在低电平， 本单元的反馈信号和相邻单元的信号都被阻断 由于或非门，使异或门的输出不经过D触发器，直接由处于使能状态的三态门输出 由于与非门输出使第一条乘积项经过乘积项数据选择器作为或门的输入 (4) 寄存器组态：当AC1(n)＝0，AC0＝1时，如下图所示。 （3）复合输入/输出组态：同学自学 此时OMUX选中触发器的输出同相Q端作为输出信号， 反馈输入信号来自D触发器的反相端 或门的输入有8个乘积项 OE、CLK作为输出缓冲器的使能信号和时钟，作为公共端 4. GAL是继PAL之后具有较高性能的PLD，和PAL相比，具有以下特点： (1) 有较高的通用性和灵活性：它的每个逻辑宏单元可以根据需要任意组态既可实现组合电路，又可实现时序电路。 (2) 100％可编程：GAL采用浮栅编程技术，使与阵列以及逻辑宏单元可以反复编程，当编程或逻辑设计有错时，可以擦除重新编程、反复修改，直到得到正确的结果，因而每个芯片可100％编程。 (3) 100%可测试：GAL的宏单元接成时序状态，可以通过测试软件对它们的状态进行预置，从而可以随意将电路置于某一状态，以缩短测试过程，保证电路在编程以后，对编程结果100％可测。 (4) 高性能的E2COMS工艺：使GAL的高速度、低功耗，编程