30《文成公主进藏教学课件修改版.pptVIP

分频器的设计 分频器的设计：有时候根据需求，需要将周期密的时钟变为周期疏的时钟 实际上，前面介绍的计数器在功能上实际也是分频器，四位计数器的计数输出的最高位信号就是输入时钟信号的16分频，最低位为输入时钟的2分频。对于一些非2的整数次幂的分频，如5分频、6分频，还需要在基本计数器电路中加上复位控制电路 entity fenpin is port( clk : in std_logic;--时钟输入 dout : out std_logic);--分频输出 end fenpin; architecture hav of fenpin is signal qout:std_logic_vector(3 downto 0); signal f :std_logic; begin process(clk) begin if (clkevent and clk=1) then if (qout=0011) then qout=0000; f=not f; else qout=qout+1; end if; end if; end process; dout=f; end hav; 8分频的程序设计 语句1 语句2---- 8分频的仿真波形 编一个16分频的程序，并实验仿真 流水灯实验 所谓流水灯，就是让LED灯的亮灭模拟流水，按照顺序使LED灯依次点亮。 8个灯依次点亮的流水灯实验 library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_arith.all; use ieee.std_logic_unsigned.all; entity lled is port ( clk : in std_logic; dout : out std_logic_vector(7 downto 0) ); end lled; architecture hav of lled is signal q:std_logic_vector(7 downto 0); signal d:std_logic_vector(2 downto 0); begin process(clk) begin if clkevent and clk=1 then d=d+1; end if; end process; with d select qwhen 000, when 001, when 010, when 011, when 100, when 101, when 110, when others; dout=q; end hav; 语句1 语句2 语句3---- 流水灯仿真 编写一个16个灯依次点亮的流水灯实验，并仿真 数字钟的设计 设计一数字钟，具有以下功能： 1.具有小时、分钟、秒计数显示功能，以24小时循环计 时，SECOND模块为60进制，实现秒计时；MINUTE模块 为60进制，实现分计时功能；HOUR模块为24进制，实 现小时计时，整个计数器具有清零、调分、调时功 能，而且在接近整点时提供报时信号。 2.有驱动8位七段共阴极数码管的片选驱动信号输出和七 段码输出。在图中SELTIME模块产生8位数码管的扫描 驱动信号SEL[2..0]和时钟显示数据DAOUT[3..0]， SEL[2..0]信号经过译码器后作为数码管的位选信号， DELED模块为7段数码管 3.分位计数到59分时，即到整点时，LD1将开始闪烁，并 持续1分钟。 数字钟的设计 74393为双四位二进制计数器 最后一个74393的Q2B端将输出时间周期为1秒的脉冲 实验室提供的脉冲信号频率为4.07MHZ，即该信号的周期为0.0000002457秒 16*clk 16*16*clk 秒脉冲产生模块 秒、分、时模块 Alert整点报时模块 Seltime为小时、分钟、秒分配相应的片选和数码管模块 它后面需要接3-8译码器， 作为8个数码管的片选信号 它后面需要接数码显 示的7段译码电路 小时 分 秒 清0或复位 DELED为驱动数码管显示的7段译码电路 74138为3—8译码器 ENTITY DFF1 I