计算机硬件基础(第三章).pptVIP

zxczcxz AF(辅助进位标志Auxiliary Carry Flag):加法运算时，如果第三位向第四位进位，或在减法运算时，第四位向第三位借位时，则AF设为1，否则为0。 用于BCD码运算调整。 OF(溢出标志Overflow Flag):加法运算时，如果低位向最高位产生进位，而最高位往前没有产生进位时，或者低位向最高位没有产生进位，而最高位往前却产生进位时，则产生溢出；减法运算时，如果低位向最高位借位，而最高位没有产生借位时，或者低位向最高位没有产生借位，而最高位却需要借位时，则判断产生溢出时，设OF为1，否则为0。 A19/S6~A16/S3(引脚35~38):地址/状态复用引脚，输出 在总线周期的T1状态输出要访问的存储器或I/O端口的地址。T2~T4状态，用来输出CPU的状态信息。 S6: 总为0，表示当前8086/8088与总线是相连的； S5: 中断允许标志的当前设置(IF)，1表示允许可屏蔽中断请求； S4S3: 合起来表示当前正在使用哪个段寄存器。 NMI (Non-Maskable Interrupt，引脚17):不可屏蔽的中断输入引脚。 是一个上升沿，不受IF影响，当正沿触发时，CPU将结束当前指令后，执行对应于中断类型号为2的非屏蔽中断处理子 INTR (Interrupt Request，引脚18):可屏蔽中断请求信号输入引脚，输入。 高电平有效。CPU在执行每一条指令的最后一个时钟周期会INTR信号进行采样，如果FLAG的IF位为1，并且接收到 INTR 信号，则在结束当前指令后，响应中断请求，执行请求的中断处理子程序。 READY (Ready，引脚22):“准备好”信号输入。 高电平有效。是由CPU要访问的存储器或者I/O设备发来的响应信号，表示存储器或者I/O设备已准备好。CPU在总线周期的T3 状态决定是否插入Tw 。 TEST (Test，引脚23):测试信号输入。 低电平有效。结束等待状态。和WAIT指令结合使用，用于CPU与外部硬件同步。CPU执行WAIT指令时，处于等待状态，当TEST信号有效时，结束等待状态， CPU继续执行被暂停的指令。 MN/MX (Minimum/Maximum，引脚33):最大和最小模式控制信号输入。接+5V电压，则CPU处于最小模式；接地，则处于最大模式。 ALE (Address Latch Enable，引脚25):地址锁存允许信号，输出，高电平有效。 ALE是8086提供给地址锁存器8282的控制信号，在总线周期的T1状态，ALE输出高电平，表示当前地址/数据复用总线上输出的是地址信息，8282将地址进行锁存（对地址进行备份）。 DEN (Data Enable，引脚26):数据允许信号，输出，低电平有效。 提供控制信号，通知收发器，CPU准备接收或发送一个数据。在读周期，DEN从T2状态的中间开始变为低电平，一直保持到T4的中间；写周期时，DEN在T2的一开始就变为低电平，一直保持到T4的中间。 HOLD(Hold Request，引脚31):总线保持请求信号输入。 为其它部件向CPU发出的总线请求信号。 HLDA(Hold Request Acknowledge，引脚30):总线保持响应信号输出。 为CPU对其它部件请求占用总线的响应。 在最小模式时，HOLD和HLDA信号结合起来决定CPU与其它部件之间的总线使用权。 （4）在T4状态，完成数据的读写操作，总线周期结束。 只有在CPU与I/O设备或存储器之间传输数据，以及从内存取指令到指令队列时，CPU才执行总线周期。因此在两个总线周期之间，总线就可能处于空闲状态TI，此时执行空闲周期。 2. 读周期时序 2.读周期时序 2.读周期时序 2.读周期时序 2.读周期时序 3.写周期时序 3.写周期时序 3.写周期时序 3.写周期时序 3.写周期时序 RD (Read，引脚32):读信号输出。 低电平有效，有效时指出对内存或I/O端口进行读操作。在总线周期的T2~T4状态保持低电平。具体从内存读还是I/O端口读，决定于M/IO。 CLK (Clock，引脚19):时钟输入。 RESET (Reset，引脚21):复位信号输入。 高电平有效。复位信号要求至少维持4个时钟周期的高电平。CPU将结束当前操作，并将FLAG、IP、DS、ES、SS及指令队列清零。CS置为FFFFH，当复位信号变低电平时，CPU从FFFF0H开始执行程序。 3.2.3 最小模式下的引脚信号 引脚信号： 第24~31引脚在最小模式下的定义。 INTA (Interrupt Acknowle