逻辑电路的分析和设计-2.ppt

对比(输入数目) 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 可看出,当牺牲单个的最优化设计时,可以得到整体的更优效果 拾伍 玖 拾叁 拾柒 玖 陆 多组输出逻辑电路设计的另类问题 对于多组输出的组合逻辑电路，作整体考虑时，未必就能准确地找到全局的最优解，对此，还没有非常行之有效的方法。这是一个数学问题。但是，尽管如此，并不意味着我们在电路设计的时候可以放弃寻求整体优化的努力。 一般来说，时延对数字系统是有害的，它会降低系统的工作的速度，还会产生竞争冒险现象。换句话说，在此之前我们讨论的逻辑电路的分析和设计都是在“理想状态”下进行的。 实际上，电信号从任意一点经过任意路径到达另一点都需要一定时间，我们称之为时间延迟或简称时延，时延的大小一般在纳秒级。 组合电路的冒险(hazard) 一般来说，冒险可以分为逻辑冒险(Logic Hazard)和功能冒险(Function Hazard)。 例如：“与非”门的时延 A B t1 t1+ tpd t2 t2+ tpd F 逻辑电路的传输时延（延迟）(propagation delay) 逻辑冒险(logic hazard) 1，“传输延迟”本身就会导致逻辑冒险 由逻辑门电路的传输延迟导致的冒险称为逻辑冒险。 B Y1 Y2 F1 B 1 B C A F d g e G1 G2 G3 G4 A F d e g tpd 2 1 多个信号经不同路径到达某一点有时间差，称为竞争。 由竞争引起的逻辑冒险 2，竞争更是导致逻辑冒险的主要成因 电路在时间“1”和“2”出现了竞争，并且输出F在时间“2”出现了短时的错误，即产生了(逻辑)冒险，通常把不产生冒险的竞争称为非临界竞争，而把产生冒险的竞争称为临界竞争。 在上述例子中，A从 0 变为 1 时，可以称为非临界竞争。 ! 小提示 逻辑冒险的分类 按输入变化前后输出是否相等而分为静态和动态, 按错误输出的极性分为“0型” 和 “1型”。因此有“静态0型”, “静态1型”, “动态0型”, “动态1型”。 “输出处于变动”时的冒险为动态冒险（动态冒险的反复可能不止一次）；反之为“静态冒险”。形成下降脉冲称为“0型”，反之“1型” 。 静态0型 动态0型 静态1型 动态1型 输入变化前的输出 输入变化后的输出 检查是否存在某个变量X，它同时以原变量和反变量的形式出现在函数表达式中； 一、代数法： 如果上述现象存在，则检查表达式是否可在一定条件下成为X+X或者X?X 的形式，若能则说明与函数表达式对应的电路可能产生冒险。 逻辑冒险的判断识别 代数法和卡诺图法 冒险。 解：变量A和C具备竞争的条件, 应分别进行检查。 检查C： ? C发生变化时不会产生冒险. 检查A： ? 当B=C=1时, A的变化可能使电路产生冒险. 二、卡诺图法 当描述电路的逻辑函数为“与或”式时, 可采用卡诺图来判断是否存在冒险。其方法是观察是否存在“相切”的卡诺图, 若存在则可能产生冒险。注意物理不相切，逻辑相切之情形。 1 1 1 1 因此当B＝D=1，C＝0时，电路可能由于A的变化而产生冒险。 00 01 11 10 00 01 11 10 AB CD 1 1 1 1 1 1 1 1 1、利用定理： 给原函数增加冗余项。 一、用增加冗余项的方法消除冒险 在表达式中“加”上多余的“与项”或者“乘”上多余的“或项”，使原函数不可能在某种条件下 冒险。 冒险应该消除, 否则会影响电路的工作。 逻辑冒险的消除 例：用增加冗余项的方法消除电路中的冒险。 解：原电路对应的函数表达式为 根据定理增加冗余项BC，有 1 B C A F d g e G1 G2 G3 G4 当B=C=1进, 函数由F＝A＋A变成了F＝1 B A C 1 F 附加门 2、卡诺图中增加卡诺圈以消除相切. 00 01 11 10 00 01 11 10 AB CD 1 1 1 1 1 1 0 1 0 0 0 1 0 0 0 0 二、增加惯性延时环节. 在电路的输出端连接一个惯性延时环节，通常是RC滤波器。 … 组合电路 x1 x2 xn F F C R F t F t 使用 此方法时要适当选择时间常数(?=RC)，要求?足够大，以便“削平”尖脉冲；但又不能太大，以免使正常的输出发生畸变。 功能冒险(Function Hazard) 有多个(两个或两个以上)信号同时变化产生,由于变化时间点不可能完全一致而造成的电路错误输出，称为功能冒险。 功能冒险(Function Hazard) 设（A,B,C,D)从0,1,0,0=1,