可编程时钟控制器的设计.doc

电子技术课程设计报告 可编程时钟控制器的设计 姓 名：李合青 学 号 专业年级：电信082 指导教师：杨蜀秦 设计时间：2010-09-14 西北农林科技大学机电学院 目 录 一、设计任务与要求 3 (一) 设计任务 3 (二)设计要求 3 二、设计方案 3 (一)设计方案一 3 (二)设计方案二 4 (三)最终方案的选择 5 三、设计原理与电路 5 （一）选用的芯片引脚图和功能介绍： 5 （二）分立电路的设计 8 1．石英晶体振荡器电路 9 2．分频电路 10 3．时钟计时电路 10 4．译码驱动及显示单元电路 11 5．校时电路 12 6．整点报时电路 13 四．电路的组装与调试 13 （一）六进制电路 14 （二）十进制电路 15 （三）六十进制电路 16 （四）二十四进制电路 17 （五）双六十进制电路 17 （六）时钟计时进制电路 18 （七）校正电路 20 （八）整点报时电路 20 （九）完整的电子时钟计时电路原理总图 21 五、设计总结 23 （一）实验过程中遇到的问题及解决方法 23 （二）设计体会 23 （三）对设计的建议 24 附录 24 （一）可编程电子时钟材料清单 24 (二) Protel原理图： 26 （三）PCB图： 27 （四）PCB图3D显示 28 参考文献: 29 一、设计任务与要求 可编程时钟控制器是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。 可编程时钟控制器从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解在制作中用到的各种中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时序电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法. (一) 设计任务 ⑴时间以12小时为一个周期； ⑵显示时、分、秒； ⑶有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间； ⑷计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时； ⑸保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。 (二)设计要求 ⑴画出电路原理图； ⑵自行装配和调试，并能发现问题和解决问题。 ⑶编写设计报告，写出设计与制作的全过程，附上有关资料和图纸，有心得体会。 二、设计方案 ?(一)设计方案一（1）采用石英晶体振荡器? ?石英晶体振荡器的特点是振荡频率准确，电路结构简单，频率易高调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动和电场互为因果，这种循环过程一直持续到晶体的机械强度限制时，才达到最后的稳定，这种压电谐振的频率就是晶体振荡的固有频率。? ? ?石音晶体振荡电路 ?图2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体X1的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。C1、C2均选择为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。（2） 用CD4060计数作分频器数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其次CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。 (二)设计方案二（1）采用555构成的多偕振荡电路振荡器电路选用555构成的多偕振荡器，设振荡频率f=1000HZ，其中的电位器可以微调振荡器的输出频率。（2）用74LS90作分频器 通常实现分频器的电路是计数器电路，一般采用多级10进制计数器来实现。分频器的功能有两个：一是产生标准