《数字电子技术》课程设计--基于AT89C2051多功能六位数数字钟设计.docVIP

郑州科技学院 《数字电子技术》课程设计 题 目 基于AT89C2051多功能 六位数数字钟设计 学生姓名 徐亚丽 专业班级 11级通信工程二班 学 号 201151063 院 （系） 信息工程学院 指导教师 邓国辉 完成时间 2013年11月29日 目 录 1 数字钟的设计方案及任务要求 1 1.1 总体方案设计 1 1.2 数字钟的任务要求 2 2 AT89C2051集成芯片及其引脚说明 2 2.1 内部结构 2 2.2 引脚说明 3 3 电路的硬件设计 4 3.1 复位电路 4 3.2 时钟电路 4 3.3 按键电路 5 3.4 迅响电路及输入、输出电路 5 3.5 数码管显示电路 6 3.5.1 LED数码管结构及工作原理 6 3.5. 2 显示原理 7 3.6 稳压电路 7 4 安装与调试 8 4.1 安装、焊接元件到电路板上 8 4.2 调试 9 5 仿真电路图 10 6 总结 10 参考文献 11 附录1：总体电路原理图 12 附录2：元器件清单 13 1 数字钟的设计方案及任务要求 1.1 总体方案设计 数字电子钟是用数字电路实现“时”、“分”、“秒”数字显示的计时装置，主要由振荡器、分频器、计数器、译码显示器、校时电路等部分组成。而数字钟想准确的计时则是由振荡器产生的时脉冲送到分频器，分频电路将时标信号分成每秒一次的方波信号。秒脉冲发生器产生频率稳定很高的秒脉冲，秒脉冲被送到一个六十进制秒计数器计数，将计数结果送至秒个位和十位译码器，译码结果分别由两只七段数码管以十进制数形式显示来。当秒六十进制计数器累计到第59秒时，若再来一个秒脉冲，秒计数器的进位输出就产生进位脉冲（分计数脉冲），同时，秒计数器的十位和个位都复位到零。分计数脉冲又被送到分六十进制计数器计数，经译码电路译码后数码管显示相应的分数。当计满59分59秒时，若再来一个秒脉冲，则分计数器便向时计数器送出时计数脉冲，同时，分、秒计数器均复位到零。时计数器是一个二十四进制计数器，当计数显示23时59分59秒时，若再来一个秒脉冲，则时、分、秒计数器都应回到零，并显示（00:00:00）表示已到达午夜零点，第二天开始继续计数。其主要的功能模块如图1-1所示。 图1-1 系统结构框图 1.2 数字钟的任务要求 1. 上电后即显示时钟功能10：10：00，实现校对功能先短按一次S1,按动S2小时位加1，按动S3分钟位加1。 2. 短按二次S1实现闹钟功能，显示状态为22：10：00。按动S2则小时位加1，按动S3则分钟位加1。当按动小时位超过23时关闭闹钟功能。闹铃声为蜂鸣器长鸣3秒钟。短按三次S1实现倒计时功能, 按动S2则从低位依此显示高位，按动S3则相应位加1。 3. 短按四次实现秒表功能，按动 S2 则开始秒表计时，再次按动S2则停止计时。短按五次实现计数器功能按动S2则计数器加1，按动S3则计数器清零。 2 AT89C2051集成芯片及其引脚说明 AT89C2051是美国ATMEL公司生产的低电压、高性能CMOS 8位集成芯片，片内含2k bytes的可反复擦写的只读程序存储器（PEROM）128bytes的随机数据存储器（RAM），器件采用ATMEL公司的高密度、非易失性存储技术生产，兼容标准MCS-51指令系统，片内置通用8位中央处理器和Flash存储单元，AT89C2051集成芯片在电子类产品中有广泛的应用。 图2-1 AT89C2051 2.1 内部结构 AT89C2051是一带有2K字节闪速可编程可擦除只读存储器（EEPROM）的低电压，高性能8位CMOS微处理器。它采用ATMEL的高密非易失存储技术制造并和工业标准MCS-51指令集和引脚结构兼容。AT89C2051是一强劲的微型处理器，它对许多嵌入式控制应用提供一定高度灵活和成本低的解决办法。 2.2 引脚说明 图2-2 AT89C2051 1.VCC：电源电压。 2．GND：地。 3．P1口：P1口是一个8位双向I/O口。口引脚P1.2~P1.7提供内部上拉电阻，P1.0和P1.1要求外部上拉电阻。P1.0和P1.1还分别作为片内精密模拟比较器的同相输入(ANI0)和反相输入(AIN1)。P1口输出缓冲器可吸收20mA电流并能直接驱动LED显示。 4．P3口：P3口的P3.0~P3.5、P3.7是带有内部上拉电阻 的七个双向I/O口引脚。P3.6用于固定输入片内比较器的输出信号并且它作为一通用I/O引脚而不可访问