《数字电子技术》课程设计--数字时钟.docVIP

郑州科技学院 《数字电子技术》课程设计 题 目 数字时钟 学生姓名 0 0 0 专业班级 10自动化3班 学 号 院 （系） 电气工程学院 指导教师 赵 明 冬 完成时间 2013年5月2日 目 录 前言 1 1 设计目的 1 2 设计任务及要求 2 3 设计方案及论证 2 4 设计原理及功能说明 4 5 单元电路的设计 5 5.1 振荡电路 ..5 5.2 计数电路 8 5.3 译码电路 12 5.4 显示电路 14 5.5 校时电路 15 6 硬件的制作及调试 18 7 总结 19 参考文献 21 附录一 电路原理图 22 附录二 原件清单 23 前言 数字时钟在我国是从改革开放之后即八十年代初期开始，慢慢发展起来的，和数字电路的发展同步。最初的数字集成电路就是触发器和计数器，它的最初和最简单的应用就是做时钟。后来数字时钟朝着俩个大的方向发展：数字钟字钟最开始是显示式的，即我们经常在汽车、机场、医院等场合看到的发光二级管数字显示钟；后来才做成指针式数字钟，即我们常说的石英钟 由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,远远超过老式钟表, 而且大大地扩展了钟表原先的报时功能诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等。而且数字化时钟广泛用于个人家庭,车站, 码头办公室等公共场所,成为人们日常生活中不可少的必需品，给人们的生活带来了极大的方便。 数字钟是一个将“?时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。（1）（2）（3） 由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准。 由此可以论证本设计是正确可行的。 4 设计原理及功能说明 设计原理图如图4-1所示： 图4-1 数字时钟由振荡器、分频器、译码器、显示器等几部分电路组成，这些电路都是数字电路中应用最广的基本电路。振荡器产生的时标信号送到分频器，分频器将时标信号分成1HZ的方波作为秒信号。秒信号送入计数器进行计数，并把累计的结果以“时”、“分”、“秒”的数字显示出来。“秒”的计数、显示由两级计数器和译码器组成的六十进制计数电路实现；“分”的计数、显示电路与“秒”的相同；“时”的计数、显示由两级计数器和译码器组成的二十四进制计数电路实现。所有计时结果由七段数码管显示器显示。 5 单元电路的设计 数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。 在本次设计，电路是由由振荡电路、计数器、译码器、显示器、校正电路组成，因此首先必须对各个单元电路进行设计。 5.1 振荡电路 振荡电路由振荡器和分频器产生 1Hz时钟脉冲，下面对振荡器和分频器两部分进行介绍。 振荡器 多谐振荡器： 秒发生电路---振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。 在本设计中，采用的是精度不高的，由集成电路555与RC组成的多谐振荡器。其具体电路如下图5-1所示； 接通电源后，电容C被充电，vC上升，当vC上升到大于2/3VCC时，触发器被复位，放电管T导通，此时v0为低电平，电容C通过R2和T放电，使vC下降。当vC下降到小于1/3VCC时，触发器被置位，v0翻转为高电平。电容器C放电结束,所需的时间为??? ? 当C放电结束时，T截止，VCC将通过R1、R2向电容器C充电，vC由1/3VCC上升到2/3VCC所需的时为???????当vC上升到2/3VCC时，触发器又被复位发生翻转，如此周而复始，在输出端就得到一个周期性的方波，其频率为 ???? 。 . 晶震：