第10章 实训6873909506.ppt

2009.7.2 计算机组成原理 1 第10章 实训 ★ 实训一 运算器 ★实训二 存储器 ★实训三 微控制器实验 ★实训四 基本模型机设计与实现 2009.7.2 计算机组成原理 2 一、实训目的 1．了解运算器的组成结构。 2．掌握运算器的工作原理。 3．掌握简单运算器的数据传输方式。 4．验证运算功能发生器(74LS181)及进位控制的组 合功能。 2009.7.2 计算机组成原理 3 二、实训要求 　 完成不带进位及带进位算术运算和逻辑运算 训练，了解算术逻辑运算单元的运用。 三、实训原理 1．运算器的设计原理 （1）使用基本的门电路构成1位全加器。 （2）利用进位传递逻辑将其构成N位并行加法器。 （3）利用多路选择逻辑实现多种输入输出组合选 择，使加法器扩展为多功能的算术逻辑运算。 2009.7.2 计算机组成原理 4 （4）利用多路选择逻辑实现移位功能。 （5）使用加法器与移位器组合构成乘法器和除法 器。 （6）使用两个（定点）运算器部件的组合则可构成 一个浮点运算器。 2．74LS181运算器 74LS181是一个四位ALU单元，它是由4个一位 全加器以及进位电路构成。下面给出了正逻辑74LS 181的逻辑图如图10-1所示，其功能表见表10-1。 2009.7.2 计算机组成原理 5 图10-1 正逻辑74LS181的逻辑图 2009.7.2 计算机组成原理 6 S3 S2 S1 S0 M=0(算术运算) M=1(逻辑运算) Cn＝1（无进位） Cn＝0（有进位） 0 0 0 0 F=A F=A+1 F=A 0 0 0 1 F=A|B F= (A|B)+1 F=A|B 0 0 1 0 F=A| B F=(A| B )+1 F=A B 0 0 1 1 F=0-1 F=0 F=0 0 1 0 0 F=A+ A B F=A+ A B+1 F=AB 0 1 0 1 F=A B +(A|B) F=A B +(A|B)+1 F=B 0 1 1 0 F=A-B -1 F=A-B F=A⊕B 0 1 1 1 F=A B -1 F=A B F=A B 1 0 0 0 F=A+AB F=A+AB+1 F= A +B 1 0 0 1 F=A+B F=A+B+1 F=A ⊕ B 1 0 1 0 F=AB+(A|B) F=AB+(A| B )+1 F=B 1 0 1 1 F=AB-1 F=AB F=AB 1 1 0 0 F=A+A F=A+A+1 F=1 1 1 0 1 F=A+(A| B ) F=A+(A| B )+1 F=A+ B 1 1 1 0 F=A(A| B ) F=A+(A+ B )+1 F=A+B 1 1 1 1 F=A-1 F=A F=A 表10-1 74LS181逻辑功能表(注意：“＋”为算术加，“|”为逻辑或，“－”为算术减。) 2009.7.2 计算机组成原理 7 四、实训电路 1. 基本运算部件 图10-2所示的是由两片74LS181芯片构成的8位 字长的运算器。右方为低4位运算芯片，左方为高4 位运算芯片。低位芯片的进位输出端Cn+4与高位芯 片的进位输入端Cn相连，高位芯片的输出端Cn+4 可连至进位锁存电路，以保存此进位。 两个芯片的控制端S0～S3和M各自相连，其控制 电平如表10-1。 2009.7.2 计算机组成原理 8 为进行双操作数运算，运算器的两个数据输入 端分别由两个数据暂存器DR1、DR2（74LS273实 现）来锁存数据。要将内总线上的数据锁存到DR1 或DR2中，则锁存器74LS273的控制端LDDR1或 LDDR2须为高电平。当T4脉冲来到的时候，总线上 的数据就被锁存进DR1或DR2中了。 为了控制运算器向内总线上输出运算结果，在 其输出端连接了一个三态门（74LS245实现）。若 要将运算结果输出到总线上，则要将三态门 74LS245的控制端ALU-B置低电平。 2009.7.2 计算机组成原理 9 2．进位控制运算部件 在图10-2的基础上增加进位控制部分,可设计出 进位控制运算部件实训原理图如图10-3所示。其中 181的进位进入一个74LS74锁存器，其写入是由T4 和AR信号控制，T4是脉冲信号，实验时将T4连至 “STATE UNIT”的微动开关KK2上。AR是电平控制 信号（低电平有效），可用于实现带进位控制实 验，而T4脉冲是将本次运算的进位结果锁存到进位 锁存器中。 2009.7.2 计算机组成原理 10 （下面两个图中S0、S