基于FPGA生成服从高斯分布的随机变量.pptVIP

基于FPGA生成服从高斯分布的随机变量 云南大学电子信息工程 1 系统概述2 随机信号生成3 高斯变量生成器4 高斯变量的输出5 总结 系统结构图 本高斯分布随机变量的生成可大体分为： M序列生成器模块 高斯变量生成器模块 BCD转码模块 七段译码器显示模块 其中，M序列生成器模块、高斯变量生成器模块、BCD转码模块和七段译码器显示模块都是基于FPGA利用Verilog HDL描述实现。其中高斯变量生成器模块中的参数由matlab编程产生。 随机信号生成 计算机中的随机函数是按照一定算法模拟产生的，其结果是确定的，是可见的。我们可以这样认为这个可预见的结果其出现的概率是100%。所以用计算机随机函数所产生的“随机数”并不随机，是伪随机数。 本系统采用m序列实现伪随机码。由于数字精度有限，高斯变量发生器实际上产生的是伪随机数，具有一定的周期性。但只要周期足够长，就能满足实际工程的需要。 M序列发生器 M序列发生器的核心部分就是带有反馈的移位寄存器 M序列产生器的功能要求： 1.有10个移位寄存器组成，共用一个时钟（上升沿触发）； 2.同步清零； 3.同步清零后延时一个时钟寄存器开始输出； 4.特征方程是x^10+x^3+1 ；反馈系数为10010000001； 5.清零时寄存器组初始状态赋值为1000000000； 6.生成的M序列周期为1023； M序列发生器的Verilog HDL描述 module m_generator(Clk,m_out,En,Clr); input Clk; //输入系统时钟 input En; //全局使能信号 input Clr; //输入的系统全局置零信号 output [9:0] m_out; //产生的m序列 reg [9:0] register;//用来产生伪码的移位寄存器 assign m_out[9:0] = register[9:0]; 输出M序列 always @(posedge Clk) begin if(Clr) begin register[9:0] = 10b1000000000; //全局置位信号有效的时候，将移位寄存器的初始值赋值到移位寄存器 end else if (En == 1) begin register[9:0] = {register[0]+register[4],register[9:1]}; //这里根据生成多项式来安排 end end endmodule 高斯变量生成器 系统采用查找表技术实现高斯变量的输出，高斯变量生成器以LPM_ROM为核心，以M序列为地址，输出高斯变量向量。 正态分布概率密度函数： 使用N个正弦波叠加原理合成高斯分布随机变量。 等距法（MED）的只要特点：相邻离散多普勒频率对具有相等的距离，可以通过定义离散多普勒频率来定义如下： 为均匀分布随机变量， 产生高斯变量向量的Matlab脚本程序 clear,%close all,clc t=-0.1:0.2/1023:0.1; Ni=10; Q=1; n=1:Ni; c=2*Q/sqrt(pi)*sqrt(asin(n/Ni)-asin((n-1)/Ni)); Fmax=1; f=Fmax/2*Ni*(n*2-1); p=rand(1,Ni); a=0; for i=1:Ni y=c(i)*cos(2*pi*f(i)*t+p(i)); a=a+y; end Ea=mean(a); Qa=var(a) : plot(t,a); title(高斯序列图); Ni分别取5，10，15，20时图像 LPM_ROM模块 采用查找表技术实现高斯变量的输出，首先要添加LPM_ROM模块。添加时需要.mif文件配置LPM_ROM的内容。 WIDTH=10; //数据输出宽度为10比特 DEPTH=1024;//LPM_ROM中包含1024个 数据单元这样就添加了一个数据输出宽度为10bit，1024个数据单元的LPM_ROM。其内容即为高斯变量的数值向量。 高斯变量生成器 与LPM_ROM模块连接图 高斯变量的输出 高斯变量生成的高斯变量序列需要经过BCD转码，四个七段译码器显示输出分别为个、十、百、千位。、 module BIN_BCD (CLK, A, BQ, BB, BS, BG); input CLK; input [9:0]A; //二进制输入数据 output [3:0] BQ, BB, BS, BG;//BCD数据输出寄存器