如何完好微波炉·.docVIP

如何完好微波炉· module TOPFILE( iCLK_50,RSTn,FLAG,FUN,UP,DN,START, M_dis,S_dis,M_cook,S_cook); //50MHz外部时钟信号 input iCLK_50,FUN,START; //复位信号，设置时间加减信号 input RSTn,UP,DN; //状态控制开关：000表示正常显示 input [2:0] FLAG; //COOK定时时间，系统时间的分秒的输出信号 output [15:0] M_dis,S_dis,M_cook,S_cook; wire [7:0] M,S,M_c,S_c; wire clk_1000Hz,clk_2Hz; wire clk; //调用模块 //50MHz产生1Hz的时钟信号 DIV_HZ #32) nclk2(iCLK_50,clk_2Hz); //时钟选择控制模块 CLK_CHOISE u0(FLAG,clk_1000Hz,clk_2Hz,clk); //定时时间设置模块 TIME_SET uu(RSTn,clk,FLAG,FUN,~UP,~DN,START,M,S,M_c,S_c); DISP_DEC MCook(M_c,M_cook); DISP_DEC SCook(S_c,S_cook); DISP_DEC Minute(M,M_dis); DISP_DEC Second(S,S_dis); /* 000 时钟正常显示 010 时钟调节分 011 时钟调节秒 100 COOK调节分 101 COOK调节秒 */ endmodule //整数分频模块 module DIV_HZ(clock,clk_out); //输入时钟 input clock; //输出时钟 output clk_out; reg clk_p_r; reg clk_n_r; reg[F_DIV_WIDTH-1:0] count_p; reg[F_DIV_WIDTH-1:0] count_n; //分频系数 parameter F_DIV = //分频计数器宽度 parameter F_DIV_WIDTH = 32; //上升沿计数满标志 wire full_div_p; //上升沿计数半满标志 wire half_div_p; //下升沿计数满标志 wire full_div_n; //下升沿计数半满标 wire half_div_n; //判断计数标志位与否 assign full_div_p=(count_pF_DIV-1); assign half_div_p=(count_p(F_DIV1)-1); assign full_div_n=(count_nF_DIV-1); assign half_div_n=(count_n(F_DIV1)-1); //时钟输出 assign clk_out=(F_DIV==1)?clock:(F_DIV[0]?(clk_p_rclk_n_r):clk_p_r); //上升沿脉冲计数 always @(posedge clock) begin if(full_div_p) begin count_p=count_p+1b1; if(half_div_p) clk_p_r=1b0; else clk_p_r=1b1; end else begin count_p=0; clk_p_r=1b0; end end //下降沿脉冲计数 always @(negedge clock) begin if(full_div_n) begin count_n=count_n+1b1; if(half_div_n) clk_n_r=1b0; else clk_n_r=1b1; end else begin count_n=0; clk_n_r=1b0; end end endmodule module CLK_CHOISE(flag,clk_1000Hz,clk_2Hz,clkout); //时钟选择输入信号 input [2:0] flag; //输入1000HZ的时钟信 input clk_1000Hz,clk_2Hz; //输入2HZ时钟信号 output clkout; //时钟信号选择 //这里直接选择输入2HZ输入时钟信号，未做判断 assign clkout=clk_2Hz; endmodule module DISP_DEC(hex,dispout