在电子测试和测量中,经常要求信号源,生成只有在外部提.docVIP

　　在电子测试和测量中，经常要求信号源，生成只有在外部提供时才会有的信号。信号源可以提供“已知良好”的信号，或者在其提供的信号中添加可重复的数量和类型已知的失真(或误码)。这是信号源最大的特点之一，因为仅使用电路本身，通常不可能恰好在需要的时间和地点创建可预测的失真。从设计检验到检定，从极限和余量测试到一致性测试，信号源可以用于数百种应用。　　因此，有多种信号源结构可供选择也就不足为奇了，而每种结构都有各自的优点、功能和经济性，适用于特定的用途。在本文中，我们将比较两种信号发生结构：一种用于任意波形/ 函数发生器中，一种用于任意波形发生器中。选择结果在很大程度上取决于应用。了解信号发生方法　　任意波形/ 函数发生器(AFG)通过读取内存的内容，来同时创建函数波形和任意波形。大多数现代AFG 采用直接信号合成(DDS)技术，在广泛的频率范围上提供信号。　　任意波形发生器(AWG)基于真正可变时钟结构(通常称为 真正的arbs*1)，适用于在所有频率上生成比较复杂的波形。AWG 也读取内存的内容，但其读取方式不同(后面进行了介绍)。处理先进通信和计算单元的设计人员选择AWG，驱动采用复杂调制和带有异常事件的高速信号。结果，AWG 占据了研究、开发和工程应用的最高层。　　这两种结构在波形生成方法上有着很大差异。本技术简介讨论了基于可变时钟的任意波形发生器和基于DDS的任意波形/ 函数发生器之间的差别。透过前面板：比较两个平台AWG：概念简单，灵活性最大　　尽管AWG 在这两种结构中更加灵活，但AWG 的底层波形生成技术非常简明。AWG的播放方案可以视为“反向取样”。　　这是什么意思呢？看一下信号取样平台-- 示波器，它通过在连续时点上数字化模拟信号的电压值，来采集波形，其取样频率取决于用户选择的时钟速率。得到的样点存储在内存中。 　　AWG的流程相反。AWG开始时波形已经在内存中。波形占用指定数量的内存位置。在每个时钟周期中，仪器从内存中输出另一个波形样点。由于代表波形的样点数量是固定的，因此时钟速率越快，读取内存中波形数据点的速度越快，输出频率越高。换句话说，输出信号频率完全取决于时钟频率和内存中的波形样点数量*2。图1 中简化的方框图概括了AWG 结构。　　AWG 的灵活性源自其内存中存储的波形。波形可以采取任何形状；它可以有任意数量的畸变，或根本没有畸变。在基于PC 的工具的帮助下，用户可以开发人们想得到的几乎任何波形(在物理限制内!)。可以在仪器能够生成的任何时钟频率上，从内存中读取样点。不管时钟是以1 MHz运行还是以1 GHz运行，波形的形状相同。*1 工程师通常使用arb 来指任何类型的任意波形发生器。*2 当然任何AWG 型号都有最大内存容量。波形占用的深度可能要小于全部容量。AFG 在高频中采取高效的快捷方式　　AFG也使用存储的波形，作为输出信号的基础。其样点读数中涉及时钟信号，但结果类似。　　AFG 的时钟以某个固定速率运行。由于波形样点的数量在内存中也是固定的，因此AFG 怎样才能在变动频率上提供波形呢？例如，想象一下您正在使用一部AFG，它存储由1000 个样点组成的波形，以1 MHz 的固定速率输出。输出信号的周期将恰好固定在1 ms (1kHz)。很明显，单频信号源在大多数应用中用途有限。因此，DDS 技术提供了一个解决方案。基于DDS的仪器不读取每个样点，而是读取不到1000 个样点，来重建波形。 　　图2 是典型的简化的AFG 结构，其中包括DDS 段。输出信号由时钟、代表相位值的存储的二进制数字及波形内存的内容构成。　　如前所述，AFG保持固定的系统时钟频率。360度时钟周期分布在所有波形样点中，DDS 段根据波形长度及用户选择的频率自动确定相位增量。　　高频设置会导致大的相位增量，使AFG 在通过360 度周期时迅速向前跳，提供高频信号。低频值导致小的增量，触发相位累加器以较低的步长步进通过波形样点，甚至会重复各个样点，构成360度，生成频率较低的波形。　　这一决策背后的数学运算超出了本文的讨论范畴。可以这样讲，AFG根据自己的内部算法跳过选择的波形数据点。由于相位增量方法，它并不是在每个周期中一直跳过相同的样点数。AFG为生成变化的波形和频率提供了一种快捷方式，但最终用户不能控制跳过哪些数据点。　　这必然对输出波形保真度造成一定的影响。具有连续形状的波形(正弦、三角形等等)通常不是问题，但可能会影响当前数字环境中常见的带有快速转换的信号，如脉冲和瞬变。例如，假设在新的电信交换机元件上进行极限测试。测试波形是一串二进制脉冲，其中一个脉冲在上升沿上有一个瞬变。在某些频率上，DDS相位增量可能会刚好跳过瞬变，而不会作为信号的一部分在时钟中