微机课件_02第二章：8086.ppt

M / IO AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD15 /S7 对外设的中断请求作出响应 在第一个时钟周期输出有效电平，表示当前总线上是地址信息，同时ALE作为锁存地址的信号 在总线周期的后半期，若该信号有效表示CPU准备好接受/发送数据 数据传送的方向 CPU访问的是存储器还是I/O设备 写信号 CPU响应其他总线主控设备请求总线控制的信号 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 输入 输出 STB OE 状态 1-0 锁存 0 输出 1 高阻 8282 锁存器8282作用：将共享的地址数据线分离 收发器8286作用：提高总线驱动能力和数据保持时间，非必须。 地址/数据线 AB OE STB 8282 锁存器 8286 收发器 T OE ALE 8086 CPU DT/R DEN DB MN/MX：接地 3片地址锁存器8282 2片数据收发器8286 1片时钟发生器8284 1片总线控制器8288 最大方式：多个微处理器(8086、8087/8089)。8086 只产生部分控制信号，大部分控制信 号由总线控制器产生。 总线控制器8288作用：是与最小方式的主要区别，使总线控制功能更加完善。 8086最大方式的典型系统结构 M / IO AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD15 /S7 反映总线操作类型状态 1）至少有一个为低电平（有源状态） 2）任一或多个信号的改变都表示下一个新的总线周期的开始 3）全为高电平（无源状态）表示新的总线周期尚未开始 输出指令队列状态信号，这些信号反映指令队列的操作状态。 总线请求/允许信号（双向） 1）CPU以外的总线主控设备发出总线使用请求和CPU响应总线请求，两者使用同一引脚； 总线封锁信号，当它为低电平时，其他总线设备无法占用总线。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 总线周期 最小方式 读总线周期时序 写总线周期时序 最大方式 时钟周期、总线周期（BIU）、指令周期（EU） T1 T2 T3 Tw T4 TI TI T1 T2 T3 T4 总线周期 空闲 周期 总线周期 Ti——时钟周期 TW ——等待状态 TI ——空闲周期 高阻态 TW T1：CPU送存储器或I/O端口地址 T2：设置读相关信号 T3：从存储器或I/O端口读出数据送至CPU数据引脚 T4：CPU采样数据，然后置相关信号无效 无高阻态，直接输出数据 高电平，表示为写周期 WR有效，与RD出现时间相同 T1：CPU送存储器或I/O端口地址 T2：CPU送出数据，且设置写相关信号 T3：将数据写入存储器或I/O端口 T4：数据传输结束后置相关信号无效 周期 读 写 T1 T2 T3 T4 送地址 设读相关控制信号，读准备 设写相关控制信号，送数据 数据传输 数据传输结束，撤销读写相关控制信号 P60.9 设物理地址为12345H，试完成以下逻辑地址：（1）1234H：_____H （2）___H：0345H P60.10 设DS内容为9000H，请问当前数据段可寻址范围为：______ P60.11 设代码段占用A0000H~AFFFFH，请问CS内容为______ P60.12 ALAH请问AH+AL后CF、AF、OF、SF、ZF的状态 P60.15 什么是总线周期？总线周期由哪几个时钟周期组成？ P61.18 8086为什么采用分时共享的地址和数据线？它有什么优点？ 紫金学院计算机系 帅辉明 8086/8088微处理器 内部结构 段寄存器（物理地址、逻辑地址计算），通用寄存器、控制寄存器 外部引脚信号 总线结构 总线、周期 最小方式引脚功能和总线结构 最大方式 总线时序 最小方式时序 最大方式时序 1、内部结构 8086的技术指标 16位微处理器 内外数据总线都是16位 内部寄存器16位 ALU为16位 地址线为20