嵌入式系统与技术4.ppt

第四章 嵌入式计算平台 内容摘要 CPU总线、I/O设备与接口 CPU系统框架 开发环境、调试 计算平台 微处理器 I/O设备 存储器 之间的连接接口－－总线 4.1 CPU总线 CPU与存储器、I/O设备通信的机制 至少是一组相连的导线 定义了CPU、存储器和设备通信的协议 4.1.1总线协议 四周期握手协议 设备1升高查询信号输出电平，告诉设备2已准备好监听数据 设备2准备好接收数据时，升高应答信号，表示可开始通信 数据传送完毕，设备2降低应答信号电平表示数据通信完毕 设备1降低查询信号电平 四周期握手信号 总线读写 Clock：同步 R/W 1：读；0：写 Address：地址，信号束 Data：数据，信号束，双向 Data Ready：数据束上数据合法信号 *以上信号除Data外，都由CPU产生 总线结构 时序图 读写操作总线时序图 读等待时序图 突发传送（Burst） 总线读状态图 多路复用地址和数据总线 8051总线复用 4.1.2 DMA(直接存储器访问) DMA握手信号 总线请求：DMA控制器-CPU 总线授权：CPU-DMA控制器 DMA工作流程 DMA控制器发出总线请求； CPU完成所有事务； CPU发出总线授予信号； DMA控制器获得总线控制权，拥有对所有总线信号的控制权：驱动R/W,Address等 DMA控制器 总线主控器：能够启动总线传输的设备 四周期协议获控制权 起始地址寄存器：指明传输起始地址 长度寄存器：指明传输的字符个数 状态寄存器：允许CPU操作DMA寄存器 DMA模式 普通：一次传送一个字节; 一次进行burst传送,传送可能是几个KB; 批传送 DMA与CPU并发性 DMA传送时CPU的运行：CPU无法使用总线，只能执行缓存中指令，只能操作缓存和寄存器中数据 当CPU需要总线时，停止运行，等待DMA控制器交出总线控制权 分批传送，分散DMA传送 ISA总线 存储器寻址范围： 640KB~1MB：视频卡，BIOS寻址 15MB~16MB 外设寻址：000～3FF共1024个I/O端口 DMA(8237)：000～00F 中断(8255)：020~021 并口：060～063 串口：2F8~2FF，3F8～3FF 显示控制：380～38F(单色)，3D0~3DF(彩色) 4.1.3 总线配置 总线配置原则 高速总线提供较宽的数据连接 使用较慢的总线降低设备成本 总线桥允许总线独立操作以提供并行性 总线桥 高速总线 的受控器，低速总线的主控器 从高速总线上获取指令，传送到低速总线 将结果从低速总线传到高速总线上 PCI下Chipset 北桥：主板上离CPU最近的一块芯片，负责与CPU的联系并控制内存、AGP、PCI数据在北桥内部传输 南桥：负责I/O接口以及IDE设备的控制 4.1.3.1ARM总线 ARM的AMBA总线 AMBA总线宽度 有32位、64位和128位多种定义 AHB：连接高性能和高时钟频率的系统模块，支持突发和单个数据传送方式； 支持高性能总线的特性：流水线技术，突发传输，分离事务和多总线主控器 ASB：支持突发数据传送模式 APB：为低性能外围部件提供较简单的接口 高级高性能总线AHB AHB的作用 允许在主从器件之间传输数据 AHB主器件 可以向从器件传输数据 向其提供外部地址空间中的地址以接收从器件的数据 AHB从器件 在选中后，提供或接收主器件的数据。 从器件可以延迟数据传输过程或返回错误代码。 AHB主器件的实例为ARM处理器，或其它有DMA(直接存储访问)功能的外设，如以太网MAC或USB主机/器件控制器。 信号 主要的AHB信号 HCLK 总线参考时钟HADDR 地址(由AHB主器件发出)HWRITE 传输方向：读/写(由AHB主器件发出)HREADY 传输完成响应(由AHB从器件发出)HWDATA 写入数据总线(从AHB主器件至AHB从器件)HRDATA 读取数据总线(从AHB从器件至AHB主器件) (AHB)控制信号和状态信号 HRESP 传输状态(由AHB从器件发出)HBURST 脉冲模式(由AHB主器件发出)HTRANS 传输状态(由AHB主器件发出)HSIZE 脉冲长度(由AHB主器件发出)HPROT 保护类型(由AHB主器件发出) 高级外设总线(APB) 用于连接速度较慢的系统模式和带宽较低的外设，将功耗降至最低，并减小接口的复杂性 所有的总线信号都与时钟有关，可以使用时钟频率较低的总线(低于AHB) AHB主器件不直接与APB外设相连，而是通过APB桥进行通信 主要的APB信号 PCLK 外部时钟，可以是HCLK的乘积，由APB桥控制PADDR 外设地址PWRITE 外设传输方向 (读/写)PSELx 外设选中，与H