试验三加法器.DOCVIP

内蒙古机电职业技术学院 教 案 首 页 课程：电子技术基础实验 授课顺序：10学时：2 班级：五年自动化0501 日期：08/0 / 第 1~ 2 节 五年自动化0502 日期：08/0 / 第 5~ 6 节 五年自动化0503 日期：08/0 / 第 3~ 4 节 课 题 实验十 ：加法器 目的要求 1、掌据半加器和全加器的逻辑功能及测试方法。 2、用中规模集成全加器74LSl83构成三位并行加法电路。 重点难点 电路的连接和测试及数据的分析 教学过程 讲授、分组演示、分组实验 教学手段 讲授、演示 课后分析 本次实验比较简单，课上同学们通过实验进一步了解了半加器和全加器的区别和联系，实验用集成电路构成加法电路的方法，从而更深一层了解了加法器的原理。 实验十 加法器 一、实验目的 1、掌据半加器和全加器的逻辑功能及测试方法。 2、用中规模集成全加器74LSl83构成三位并行加法电路。 二、实验原理 在数字系统中，经常需要进行算术运算，逻辑操作及数字大小比较等操作， 实现这些运算功能的电路是加法器。加法器是一种组合逻辑电路，主要功能是 实现二进制数的算术加法运算。 半加器完成两个一位二进制数相加，而不考虑由低位来的进位。半加器逻辑表 达式为Sn=Ann+nBn=An⊕Bn Cn=AnBn 逻辑符号如图1所示，AnBn为输入为端，Sn为本位和数输出端，Cn为向高 位进位输出端。图2为用与门和异或门实现半加器的电路图。 图1 图2 全加器是带有进位的二进制加法器，全加器的逻辑表达式为 逻辑符号如图3—3所示，它有三个输入An、Bn、Cn-1 Cn-1为低位来的进位输入端，两个输出端Sn、Cn。实现全加器逻辑功能的方案有多种，图3—4为用与门、或门异或门构成的全加器。 中规集成电路双全加器74LS183内部逻辑图及引脚排列如图3—5(a)、(b)所示。 实现多位二进制数相加有多种形式电路，其中比较简单的一种电路采用并行相加，逐位进位的方式。图3—6所示为三位并行加法电路，能进行两个三位二进制数A2、Al、A0和B2、Bl、B0相加，最低位由于没有来自更低位的进位，故采用半加器，如果把全加器的Cn-1端接地，即可作为半加器使用。作为一种练习，本实验采用异或和与非门作为半加器，并采用 实验采用的与门型号为2输入四与门74LS08 或门型号为2输入四或门74LS32 异或门型号为2输入四异或门74LS86 三、实验设备及器件 2输入四与门74LS08×l 2输入四或门74LS32×l 2输入四异或门74LS86×1 四、实验内容 l、分别检查74LS08、74LS86的逻辑功能门的输入端接逻辑开关，输出端接电平指标器。记录之。 2、用74LS08及74LS86构成一位半加器 参考图3—8连接实验电路。 按表3—1改变输入端状态，测试半加器的逻辑功能。记录之。 (此线路保留，下面要用)。 3、用74LS08、74LS32构成一位全加器。 参考图3—4连接实验电路 按表3—2改变输入端状态，测试全加器的逻辑功能。记录之。 表3-1 表 3-2 输入 输出 Ao Bo So Co 0 0 0 1 1 0 1 1 输入 输出 An B Cn Sn Cn 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 五、实验报告 整理半加器、全加器实验结果、总结逻辑功能。