CMOS闩锁效应及其预防.docVIP

CMOS闩锁效应及其预防 在 CMOS 电路中 PMOS 和 NMOS 经常作互补晶体管使用，它们相 距很近，可以形成寄生可控硅结构，一旦满足触发条件，将使电路进入低压大电流的状态，这就是闩锁效应。 造成电路功能的混乱，使电路损坏。 产生闩锁效应的条件 ?1． 环路电流增益大于 1，即βnpn*βpnp = 1 ； ?2． 两个BJT发射结均处于正偏； ?3． 电源提供的最大电流大于PNPN器件导通所需维持电流IH。 N阱CMOS工艺中的典型PNPN可控硅结构及其等效电路 ? 潜在的发射极(结)： 绿色标出区域是潜在的发射极(结)，当这些MOSFET作为I/O器件时，由于信号的大于VDD的overshoot，可能使PMOS的源/衬结、漏/衬结和沟道中感应的纵向PN结(这些都是纵向寄生PNP BJT的发射结)正偏而发射空穴到N阱中，接着在N阱和衬底的PN 结内建电场的驱动下，漂移进入P衬底，最终可能被横向寄生 NPN BJT吸收而形成强耦合进入latch状态；同理，由于信号的小于GND的undershoot，可能使NMOS的源/衬结、漏/衬结和沟道中感应的纵向PN结(这些都是横向寄生 NPN BJT 的发射结)正偏而发射电子到P衬底中， 接着在N阱和衬底的PN结内建电场的驱动下，漂移进入N阱，最终可能被纵向寄生PNP BJT吸收而形成强耦合进入latch状态。 另外还有两种情形可能向衬底或N阱注入少数载流子，一，热载流子效应；二，ESD 保护，前者可采用加大沟道长度的方法解决，后者可采用在版图中追加少数载流子保护环的方法来解决。 预防措施 - 一、工艺技术预防措施 ?? 为了有效地降低βnpn和βpnp，提高抗自锁的能力，要注意扩散浓度的控制。对于横向寄生PNP管，保护环是其基区的一部分，施以重掺杂可降低其βpnp ；对于纵向寄生NPN管，工艺上降低其βnpn有效的办法是采用深阱扩散，来增加基区宽度。此外，为了降低Rw，可采用倒转阱结构，即阱的纵向杂质分布与一般扩散法相反，高浓度区在阱底；为了降低Rs，可采用N+_si上外延N-作为衬底，实验证明用此衬底制作的CMOS电路具有很高的抗自锁能力。如果采用下图所示的外延埋层CMOS电路(EBL CMOS IC)，由于衬底材料浓度很高，使寄生PNP管的横向电阻Rs下降；又因为阱下加入P+埋层，使阱的横向电阻Rw和βnpn大大下降，从而大大提高电路的抗自锁能力。?? 二、版图布局设计预防措施 1．吸收载流子，进行电流分流，避免寄生双极晶体管的发射结被正偏。 1.1 “少数载流子保护环”： 即伪收集极，收集发射极注入衬底的少数载流子。形式有： a.位于P衬底上围绕NMOS的被接到VDD的N+环形扩散区； b.或位于P衬底上围绕NMOS的被接到VDD的环形N阱。 ? 1．吸收载流子，进行电流分流，避免寄生双极晶体管的发射结 被正偏。 1.2 “衬底接触环”： 形式： 若采用普通 CMOS 工艺，它是位于芯片或某个模块四周的被 接到地电平的 P+环形扩散区； 若采用外延 COMS 工艺，除了以上说明的以外，还包括晶圆 背面被接到地电平的 P+扩散区。 作用： 收集 P 衬底中的空穴，进行电流分流，减小 P衬底中潜在的 横向寄生 NPN BJT 发射结被正偏的几率。 2．减小局部 P衬底（或N阱衬底）的电阻Rn和Rp，使Rn和 Rp上的电压降减小，避免寄生双极晶体管的发射结被正偏。 2.1 “多数载流子保护环”： 形式： 位于P衬底上围绕NMOS最外围被接到地的P+环形扩散区； 位于N阱中围绕PMOS最外围的被接到VDD的N+环形扩散区。 【注：为节省面积，多数载流子保护环常合并到衬底偏置环】 作用： P衬底上围绕NMOS最外围的P+多数载流子保护环用来吸收 外来的（比如来自 N 阱内的潜在发射结）空穴； N 阱中围绕PMOS 最外围的N+多数载流子保护环用来吸收 外来的（比如来自N阱外的潜在发射结）电子。 3．减小局部 P衬底（或N阱衬底）的电阻Rn和Rp，使Rn和Rp上的电压降减小，避免寄生双极晶体管的发射结被正偏。 3.1 “多数载流子保护环”： 2．减小局部 P衬底（或N阱衬底）的电阻Rn和Rp，使Rn和 Rp上的电压降减小，避免寄生双极晶体管的发射结被正偏。