北京邮电大学 数电 数字逻辑第七章.pdfVIP

第七章 可编程逻辑器件 • PLD基本由逻辑单元、互连线单元、输入/输出单元组 成，各单元的功能及相互连接关系都可经编程设置。借 助EDA （Electronic Design Automation）工具软件， PLD可为数字系统设计者提供灵活而强大的处理能力。 • PLD从早期的小规模PLD （PROM、PLA、PAL、 GAL）发展起，现已发展成复杂的PLD （CPLD/FPGA ）,其逻辑单元可达数百个、等效逻辑门 数十万个、片内信号传输延时在ns数量级。PLD的目前 发展方向之一是将CPU、存储器、逻辑单元乃至模拟部 件集成在一块芯片以构成系统级PLD(SoPC)，使用户 通过编程可实现更综合、更大规模的系统。 7．1 ROM (Read Only Memory:只读存储器) 7.1.1 ROM可作为一种PLD器件 ·ROM是计算机中的重要部件，通常用于存储固定信息。 ROM中的存储信息在芯片掉电后一般能继续保存。ROM 存储的信息在其工作时只能被读出，不能被改写。ROM 由若干存储单元（字）组成，每一单元存储了m个二 进制位（例如8位）。输入给ROM的为n条地址线（例如 n 10条），地址线经地址译码器给出2 条字线，每条字 线(W )寻址一个存储单元。被寻址的存储单元通过m条 i 位线（D ）将存储的0、1信息送出ROM。 j 图7.1.1表达了一个n=2、 m=4的CMOS-ROM的结 n 构。图中可见2 ＝4个存 储单元中存储的1、0信 息和MOS管的有、无的 对应关系。ROM中存储 的信息可由制造厂家一 次性制作进去，也可由 用户写入，后者称为 PROM （Programmable ROM） 图7.1.1 CMOS-ROM的结构示例 n ·ROM中的地址译码器用2 条输出字线表达n位地址线 上变量的编码，译码的规则是每条字线（Wi ）对应 n位地址变量的一个最小项（n位地址变量的与运算 乘积项），如式（7.1.1 ）所示。ROM的地址译码器 是一个与运算阵列，它给出n位地址变量的全部最 小项（W ，i=0～2n-1 ）。在任何时刻，各W 中必有 i i 一个、只有一个有效。这个与运算阵列在ROM中是 固定制备的。 W A • A 0 1 0 W A • A 1 1 0 W A • A 2 1 0 （7.1.1） W A • A 3 1 0 • 由图7.1.1可见，各存储单元中具有相同位权的 存储MOS管的漏极输出连接在同一条输出数据线 （位线D ）上。由于同一时刻只可能有一条字线 j （Wi ）有效，因而同一位线上的各存储位呈或运 算关系，如式（7.1.2 ）所示。由于ROM存储的 0、1信息可根据需要制作进入或由用户写入，因 而说ROM中的存储矩阵是一个可编程的或运算阵 列。 D = W ﹒1 + W ﹒0 + W ﹒0 + W ﹒1 0 0 1 2 3 D = W ﹒1 + W ﹒1 + W