基于VHDL解释器的逻辑电路BIST结构自动插入的实现研究.pdfVIP

下载本文档

1
0
约1.01万字
约 5页
2018-01-12 发布于广东
举报
版权申诉

基于VHDL解释器的逻辑电路BIST结构自动插入的实现研究.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

I 基于VHDL解释器的逻辑电路BST结构自动插入的实现谈恩民1，2叶宏1张勇1 摘要：构造BIST(Built-In Under Test)，BIST单元需要进行测试控制器、测试生成器和响应分析器等的参数配置，即改变参数并进行重构得到符合该后给出了进行BIST结构自动插入后的被测对象的仿真结果。关键词：内建自测试逻辑电路测试BISTCUT An forAutomaticBISTInsertionin CircuitBasedonVHDL Approach Logic Interpreter TanEnmin’’2Ye Hon91ZhangYon91 ofElectronic 5410042School and (1CAT,Dept ofElectronicsElectric Jiao Engineering,GUET,GuiLin Engineering，ShanghaiTong University,Shanghai200030) Abstract：ConstructionofBISTcellisthe of circuittestwithhierarchical importantpartlogic BISTarchitecture．Forthedifferent cellneedstO thetest vector andtest and CUT,BIST controller，test the configure generatorsignalanalyzer，aschangesparameter reconstructittoobtainthestandardBISTwhich cell totheCUT．This all forautomaticBIST correspond paperproposesapproach architectureinsertionbasedonCUTVHDLmodel．ThemethodconstructSastandardBISTcelland console upper application CUTis CUT ofthe theCUTand the program．Whenchanged,the interpreterupperprogramexplains changecounterpartparameter intheBIST automaticinsertedcell the the into CUT theVHDLfilethatCanbesimulatedand cell，then model，andgenerated lastit asimulationresultaboutaCUTwiththeautomaticBISTcellinsertion． synthesized．