- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
利用EDA技术实现花样彩灯控制器研发设计草案一
[原创] 彩灯控制设计
2009-02-23 09:43
一、
? EDA技术是在电子CAD技术基础上发展起来的计算机软件系统,是指以计算机为工作平台,融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果,进行电子产品的自动设计。
EDA工具是以计算机的硬件和软件为基本工作平台,集数据库、图形学、图论与拓扑逻辑、计算数学、优化理论等多学科最新成果研制的计算机辅助设计通用软件包。EDA技术是电子设计的发展趋势,利用EDA工具可以代替设计者完成电子系统设计中的大部分工作,EDA工具从数字系统设计的单一领域,发展到今天,应用范围己涉及模拟、微波等多个领域,可以实现各个领域电子系统设计的测试、设计仿真和布局布线等。设计者只要完成对电子系统的功能描述,就可以利用计算机和EDA工具,进行设计处理,最终得到设计结果。
从专用集成电路ASIC开发与应用角度看,EDA系统应当包含以下子模块:设计输入子模块、设计数据库子模块、分析验证子模块、综合仿真子模块、布局布线子模块等。
二、1、彩灯控制电路整体设计框图(见图1)
图1、彩灯控制电路图
2、功能描述
此十六路彩灯控制系统设定有四种花样变化,这四种花样可以进行手动切换,当按第一次开关按钮时,彩灯从右到左逐个闪亮;当按第二次开关按钮时,彩灯从右到左逐两个的点亮,到达最右端后又从左到右逐次点亮,呈现波浪行形;当按第三次开关按钮时,彩灯两边同时亮2个逐次向中间点亮再散开;当按第四次开关按钮时,单号彩灯亮,双号彩灯灭,然后,双号彩灯亮,单号彩灯灭;当按第五次开关按钮时,彩灯回到第一种闪亮状态,如此往复下去。
假如想彩灯自动进行4种闪动方式的转换,可以将把已得到的分频后的脉冲信号再进行20分频,然后送入到SK输入端即可。
3、分频电路设计
频率输出分频器:在本次设计中,输入的时钟信号频率为1MHZ,频率太了,导致周期太小,人眼是无法看到彩灯的闪亮状况,因此我们要对其进行分频。在设计中,我要对所输入的时钟信号进行5*105分频,那么输出信号频率就为2HZ,周期为0.5s,适合观看非常适合观看。
对于5*105分频器的设计,我的设计思路是:分别设计出一个5分频的分频器与5个10的分频器,在将它们连接在一起构成一个5*105的分频器。下面就为我设计的5*105的分频器。
图2、分频器设计
4、内部其他电路
(1)、开关SK控制电路:开关控制电路实际是用来对彩灯闪亮的几种情况进行转换,从而实现一段彩灯能够用多种不同的效果产生,能够更方便的完***们所需要的各种要求。
(2)、彩灯控制器:彩灯控制电路是整个设计的核心,它负责整个设计的输出效果即各种彩灯图案的样式变化。该程序充分地说明了用VHDL设计电路的“弹”性,即可通过改变程序中输出变量OUTY的位数来改变彩灯的数目。STATE进程能进行彩灯的图案控制,改变s的位数即可改变要控制图案的数目,改变输出变量O的组合即可变幻彩灯图案。
5、 1)、分频器程序设计(仿真波形见图3)
a.5分频的分频器程序设计
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY FENPIN5 IS
PORT(
RST: IN STD_LOGIC;
CLK: IN STD_LOGIC;
OUTQ:BUFFER STD_LOGIC);
END FENPIN5;
ARCHITECTURE A OF FENPIN5 IS
SIGNAL CNT1,CNT2:INTEGER:=0;
SIGNAL TEMP:STD_LOGIC;
BEGIN
PROCESS(CLK)
BEGIN
IF RST=1 THEN CNT1=0;
ELSIF CLKEVENT AND CLK=1THEN
IF CNT1=4 THEN CNT1=0;
ELSE CNT1=CNT1+1;
END IF;
END IF;
END PROCESS;
PROCESS(CLK)
BEGIN
IF RST=1 THEN CNT2=0;
ELSIF CLKEVENT AND CLK=0THEN
IF CNT2=4 THEN CNT2=0;
ELSE CNT2=CNT2+1;
END IF;
END IF;
END PROCESS;
PROCESS(CNT1,CNT2 )
BEGIN
IF CNT1=0 OR CNT1=1 OR CNT2=1
THEN
TEMP=1;
ELSE TEMP=0;END IF;
END PROCESS;
OUTQ=TEMP;
END A;
?
b.
文档评论(0)