拔河游戏的电路课程设计.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
拔河游戏的电路课程设计

..一.设计内容: 1、设计一个能进行拔河游戏的电路。 2、电路使用7个发光二极管,开机后只有中间一个发亮,此即拔河的中心点。 3、游戏双方各持一个按钮,迅速地、不断地按动,产生脉冲,谁按得快,亮点就向谁的方向移动,每按十次,亮点移动一次。 4、亮点移到任一方终端二极管时,这一方就获胜,此时双方按钮均无作用,输出保持,只有复位后才使亮点恢复到中心。 5、用数码管显示双方按键的次数。 二.设计思路: 1由设计内容可知,需要一个十进制的计数器,用于对双方按钮的次数计数,并通过译码器显示在数码管上。设计要求用50M hz的频率,而设计用到的是1K hz的频率,所以要设计一个程序进行分频。 2显视控制部分设计要求在发光二极管上显示游戏状态,双方每按十次,亮点向先按十次移动一次,对脉冲进行计数,每十次移一位。需接入一个清零端,用于复位。 3 将以上程序组装起来。 三.实验步骤: 1新建工程,其中需注意顶层实体名与编写的程序实体名一致。 2输入设计项目VHDL程序。如下: library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity bahe is port (a,b,rst,clk:in std_logic; sg,led:out std_logic_vector(6 downto 0); bt:out std_logic_vector(7 downto 0)); end bahe; ---------------------------------- architecture one of bahe is component cnt10 port (clk,rst,en:std_logic; cout:out std_logic; cq:out std_logic_vector(3 downto 0)); end component; component scan port (clk :in std_logic; a1, a2,a3,b1,b2,b3:in std_logic_vector(3 downto 0); sg:out std_logic_vector(6 downto 0); bt: out std_logic_vector(7 downto 0)); end component; component lmov port (kl ,kr:in std_logic_vector(3 downto 0) ; led:out std_logic_vector(6 downto 0); en : out std_logic; rst:in std_logic); end component; signal e,f,ca1,ca2,cb1,cb2:std_logic; signal cqa1,cqa2,cqa3,cqb1,cqb2,cqb3:std_logic_vector(3 downto 0); begin u1: cnt10 port map (en=e,rst=rst,clk=a,cout=ca1,cq=cqa1); u2: cnt10 port map (en=e,rst=rst,clk=ca1,cout=ca2,cq=cqa2); u3: cnt10 port map (en=e,rst=rst,clk=ca2,cq=cqa3); u4: cnt10 port map (en=e,rst=rst,clk=b,cout=cb1,cq=cqb1); u5: cnt10 port map (en=e,rst=rst,clk=cb1,cout=cb2,cq=cqb2); u6: cnt10 port map (en=e,rst=rst,clk=cb2,cq=cqb3); u7: scan port map (a1=cqa1,a2=cqa2,a3=cqa3,b1=cqb1, b2=cqb2,b3=cqb3,clk=clk,sg=sg,bt=bt); u8:lmov port map (en=e,kl=cqa2,kr=cqb2,rst=rst,led=led); end architecture one; library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all;? ientity cnt10 is port(clk,rst,en:std_logic;

文档评论(0)

zhuwenmeijiale + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

版权声明书
用户编号:7065136142000003

1亿VIP精品文档

相关文档