FPGA和EPLD器件的仿真研究.pdf

FPGA和EPLD器件的仿真 解放军信息工程学院(400002) 孙红胜 摘要:本文以ALTERA公司的开发工具MAX+PLUSH为例 讲述了FPGA和EPLD器 件的仿真过程。并以实例说明了在实际电路设计中仿真的的作用和重要性。 关键词:FPGA，EPLD，仿真 1.引言 随着电子技术的发展，PLD(Programmable LogicDevice)器件的运用越来越广 范，特别是 FPGA (Field Programmable GateArray)和 EPLD(Eraseable ProgrammableLogicDevice)的出现，带来了一场电子技术革命，它改变了传统的 设计方法，采用FPGA或EPLD器件来进行电路设计，一般包括设计输入、编译、 仿真、编程等步骤，其中最具特色的就是仿真，它使得设计者在设汁时就能验证设 计的电路是否正确，并可根据仿真结果随时修改设计，然后再验证，直到仿真结果 达到预期的目的。这样就可避免传统设计方法的重复制版过程，不仅可以减少开支， 尤其重要的是可以缩短产品开发周期，提前产品面市时间。采用FPGA或EPLD器 件来进行电路设计，优越性很多，在此不再赘述，下面利用ALTERA公司的开发工 具MAX+PLUSH，并结合具体实例讲述仿真过程。 2.仿真的概念 在利用FPGA和EPLD器件设计电路过程中，输入和编译只是设计过程中的一 部分，仿真同样重要，甚至更为重要。成功的输入和编译只是保证为设计产生一个 编程文件，并不能保,F完)5v 期的功能，而仿真正是用来验证功能的正确性的。在 对器件编程之前进行仿真，能够彻底测试设计，以保证它在各种可能的情况下都能 正确响应。 在仿真过程中，设计输入矢量提供给仿真器，仿真器利用这些输入产生输出信 号，这些输出信号与编程器件在相同的条件下将产生的输出一样。设计者可以根据 需要设计多组输入矢量进行仿真，然后对仿真结果进行分析，并根据仿真结果修改 设计。 仿真可分为功能仿真和定盯仿真，功能仿真只验iu逻辑操作，定时仿真既可脸 证逻辑操作，也可测试目标器件在最坏的情况下的时序关系。设计者可根据所需获 取信息的种类选择仿真的类型。 3.仿真过程 ALTERA公司的开发工具MAX+PLUSII所提供的仿真器简单易学、使用方便， - 82- 下面就其仿真步骤作一简单介绍。 当对一个设计进行编译时，MAX十PLUS11允许建立供MAX+PLUS11仿真器 (Simulator)使用的功能仿真或定时仿真网表文件 (.SNF，SimulatorNetlist Fil的。当编译器只运行NetlistExtractor、DatabaseBuilder与可选择的Functional SNF Exrtactor模块时，即生成功能SNF文件。由子没有进行逻辑综合，所以功能 SNF中不包含定时信息，可用来进行功能仿真。 当编译器运行全部编译程序与可选择的Timing SNF Extractor模块时，即生成 夕 定时SNF文件，其中包含定时仿真和定时分析的全部内容，可用来进行定时仿真。 功能仿真和定时仿真过程相同，如下所述: (1)生成仿真通道文件.SCF(SimulatorChannelFile) 首先从File菜单中选择New ，弹出对话框，选Waveform EditorFile，且 选 .SCF后缀，压OK键即产生一个新文件。然后从Node菜单中选择 EnterNodes from SNF，即弹出对话框，根据需要加入节点，也可用 Node菜单中的EnterNode 菜单项加入节点。 然后设计者根据自己所需编辑各输入节点的波形，当编辑完各输入节点的波形. 后，将该文件存盘。 (2)仿真 先打开Simulator窗口，确定输出文件，然后压RUN运行仿真程序。