2.0 总线控制器8288.pptVIP

2.4.2 总线控制器8288 1．概述 在PC/XT中，8088工作在最大组态模式，系统总线由8088和总线控制器8288共同形成。CPU输出的状态编码S2～S0经8288译码后输出控制信号，如表2-7所示。 2．内部结构和引脚 3．8288在PC/XT中的使用 从图2-7可以看到8288在PC/XT中的连接。8288的控制端AEN和CEN分别连接于DMA应答电路产生的信号AENBRD（地址允许）和AEN’（地址允许）上。 AENBRD信号同时连接到地址锁存器/驱动器的输出控制端。需要强调的是，这两个“地址允许”信号同时有效，表明DMA控制器8237产生的地址有效，即总线被DMA控制器8237控制，这时CPU不能使用总线。 图2-7 8288在PC/XT中的连接 * 、 — 过渡状态 1 1 1 MWTC，AMWTC 写存储器 0 1 1 MRDC 读存储器 1 0 1 MRDC 取指令 0 0 1 — 暂停 1 1 0 IOWC，AIOWC 写I/O 0 1 0 IORC 读I/O 1 0 0 INTA 中断响应 0 0 0 8288输出信号 8088工作状态 S0 S1 S2 表2-7 最大组态下的状态编码 图2-17 8288的引脚与结构 MRDC MWTC IORC AIOWC IOWC INTA AMWTC IOB CLK S1 DT/R ALE AEN MRDC AMWTC MWTC GND 1 20 2 19 3 18 4 17 5 16 6 15 7 14 8 13 9 12 10 11 VCC S0 S2 MCE/PDE DEN CEN INTA IORC AIOWC 控制信号 命令 信号 发生器 控制 信号 发生器 控制 逻辑 状态 译码器 命令信号 DT/R DEN MCE/PDEN ALE S0 S1 S2 状态输入 控制输入 CLK AEN CEN IOB MN/MX A19/S6～ A16/S3 A15～A12 8088 AD7～AD0 S2～S0 A11～A8 AENBRD AEN’ DMA 应答电路 74LS245 G DIR 74LS244 E 74LS373 A19～A12 A11～A8 A7～A0 D7～D0 8288 S2-S0 DT/R DEN ALE AEN CEN MRDC AMWC IORC AIOWC INTA MRMR MEMW IOR IOW INTA 系统总线信号 OE 74LS373 OE G G * * *