罗红艳的综合设计实验.docVIP

综合设计性实验报告 题 目：可逆计数器的设计与实现 学生姓名： 罗红艳 学 号： 200807211032 班 级： 电本0801 指导教师： 王爱珍 学 期： 2011——2012第1学期 目录 摘要 …………………………………………………………….3 一、设计目的 ……………………………………………………….4 二、设计内容 ……………………………………………………….4 三、选择器件 ……………………………………………………….4 四、器件介绍 ……………………………………………………….4 五、设计思路 ……………………………………………………….7 六、设计原理 ……………………………………………………….8 七、心得体会 ……………………………………………………….9 八、参考文献 ……………………………………………………….9 摘要 计数器是一个用以实现技术功能功能的时序器件，他不仅用来记忆脉冲的个数 ，还常用来数字系统的定时、分频和数字运算以及其他特定的逻辑功能。计数器种类很多，按构成计数器中的各个触发器输出状态更新是否受同一个时钟控制来分，有同步和异部计数器，根据计数制的不同，分为二进制、十进制和任意进制计数制。根据计数的增减趋势分，有加法、减法和可逆计数器。另外，还有可预置数和可编程功能的计数器等。 关键字：74LS190，数码管，与非门，或门，与门。 一、实验目的： 1、掌握集成计数器74LS190的逻辑功能和使用方法。 2、学习运用集成电路芯片计数器构成N位十进制计数器的方法。 二、实验内容： 1、用两片十进制计数器74LS190设计一个24进制可逆计数器。 2、按递增方式计时，每隔1s，计数器增1，当计数器递增到23时，自动返回到00显示，然后继续计数。按递减方式计时，每隔1s，计数器减1，当计数器递增到00时，自动返回到 23显示，然后继续计数。 3、用数码管（两位）显示计数值。 三、选择器件：71LS190（2个），数码管（2个），与非门，或门（2个），与门（1个），拨动开关（3个）。 四、器件介绍： 74LS190 74LS190的引脚说明：（1）U/D：加减控制端。当其为低电平时计数器进行加计数；当其为高电平时计数器进行减计数。CP:时钟脉冲输入端。上升沿有效。A,B,C,D：数据输入端。用于预置计数器的初始状态。LD：异步预置控制端。低电平有效，即该端为低电平时，经数据输入端A,B,C,D对计数器的输出端QA，QB，QC，QD的状态进行预置。当需要清零时，给数据输入端均输入低电平即可。该端通常处于高电平。QA，QB，QC，QD：计数器输出端。作加法计数器时由QD输出可作十分频器，由QC输出作八分频器，由QB输出可作四分频器，由QA输出可作二分频器。ET：使能端。低电平有效，即当该端为低电平时计数器实现计数功能；当其为高电平时计数器禁止计数，输出保持原来状态。RC：进借位输出端。用来作n位级联使用。当计数器进行加计数时该端作为进位输出端；当进行减计数时该端作为借位输出端。低电平有效，即通常处于高电平，出现进借位信号时为低电平。进借位信号为负脉冲MAX/MIN：最高/最低位输出端。即计数器计数到最高/最低位时，该端出现状态脉冲。状态脉冲为正脉冲，即MAX/MIN端通常为低电平，当计数器记录到最高或最低位时，MAX/MIN端成为高电平。此端可作为正脉冲输出的进借位信号。 74LS190的功能表  输入 输出 CTEN LOAD D/U D C B A CP x 0 x d c b a x 异步预置 0 1 0 ↑ 加计数 0 1 1 ↑ 减计数 1 1 x x 保持 2、数码管 本设计采用两个数码管，用来显示个位、十位，直接连接在74LS190的输出端QA,QB,QC,QD上，即可显示。其逻辑符号见图。 3、或门 函数式表示为：Y=A+B 或门真值表 A B Y 0 0 0 0 1 1 1 0 1 1 1 1 4、与非门 逻辑函数式为：Y= 与非门真值表 A B Y 0 0 1 0 1 1 1 0 1 1 1 0 5、与门 逻辑函数式为：Y=A*B 与非门真值表 A B Y 0 0 0 0 1 0 1 0 0 1 1 1 五、设计思路： 1、24进制加法计数器 74LS19