电荷泵锁相环的全数字DFT测试法.docVIP

电荷泵锁相环的全数字DFT测试法 1引言传统的集成电路IC测试方法是把电路分成数字和模拟两部分子电路，然后对这两部分子电路分别进行测试。对于数字子电路，目前已经有了几项比较成熟的测试技术：边界扫描法和内建自测试BIST法等可测试性设计DFT法。而模拟子电路的测试还只是面向功能性的，需要较长的测量时间和精确、昂贵的测试装置，故生产成本较高。但目前模拟IC的生产与应用已占绝对优势，这就迫切需要研发低成本的模拟IC芯片的测试方法相环PLL电路应用广泛，它常用于无线通信系统、计算机网络、多媒体、自控装置和空间系统等设施中。本文以电荷泵锁相环CPPLL为例，提出一种简便可行的、比较经济的全数字DFT测试法。 　　2CPPLL的结构和工作原理CPPLL的结构如图1所示，它由四大部分组成：鉴频鉴相器PFD.它负责监测输入信号与反馈信号的相位差和频率差，并相应地启动电荷泵；电荷泵CP.它受PFD控制而开启，并打开环路滤波器的充／放电回路；环路滤波器LF.通过电荷泵的充／放电作用，生成一个控制电压，用来驱动压控振荡器工作；压控振荡电荷泵锁相环的全数字DFT测试法范木宏，成立，刘合祥江苏大学电气信息工程学院，江苏镇江212013何在一个完整的测试方案中把不同的测试方法结合起来――即采用电荷泵锁相环的全数字可测试性设计DFT法。这种测试方法简单、成本较低，具有较高的开发价值。 　　图1电荷泵锁相环示意图封装测试技术器VCO.受CP和LF环节产生的控制电压的作用，振荡频率随之作线性变化。其输出信号又再次反馈到PFD，与时钟输入信号进行鉴频鉴相，如此周而复始、循环不已，直至时钟输入信号与压控振荡器VCO的时钟输出信号之间的相位差等于零为止3CPPLL的全数字DFT测试法3.1PLL的功能测试传统的PLL一般是功能测试。而完整的功能测试包括测量数个参量，例如：锁定时间、锁定频率范围等。然而，测量PLL的所有相关参量将会使成本增加，很需要研发成本较低的测试装置及其相应的测试方法。降低测试成本的一种可行方法是把电路分成功能块，然后对不同功能块采取有效的测试方法。对不同的功能块可以设计简单的数据测试，这样就可使用标准的数字测试器本文稍后论述。 　　3.2鉴频鉴相器PFD测试由于三态PFD是一个数据块，所以可以使用经典测试技术来检测三态PFD，最常用的是布尔测试技术。该测试技术，可以简单地对原始时钟输入和输出施加一系列逻辑电平，并且检查原始时钟输出的高电平和低电平值。通常采用以下两种方法驱动测试模式。 　　使用所谓Adhoc技术来检验装置的功能性；Adhoc技术所标称的是一种无线特定的网络结构，它强调的是多跳、自组识使用自动测试模式生成器来跟踪PFD的具体结构故障。 　　3.3电荷泵和环路滤波器测试测试电荷泵和环路滤波器所面临的问题有所不同，因为它们处于数字电路和模拟电路的中间部分。电荷泵电路把PFD的逻辑状态转化成一个三态信号，而环路滤波器又把这个三态信号转化为一个模拟电压，因此，不能直接采用经典数字测试技术。为了降低测试装置成本，要求使用最少的回路来扩展PLL，这种经扩展的PLL可以生成电荷泵和环路滤波器的一个数字签名特性。 　　电荷泵把PFD的逻辑状态变成一个三态信号，有以下三种有效状态：逻辑1上升信号为高电平、逻辑0下降信号为高电平和高阻态无信号为高电平。显然，这个电平信号取决于电荷泵的校正特性。然而在某些条件下，它也取决于环路滤波器的校正特性。实际上，在高阻态下，电平值取决于负载条件――亦即取决于环路滤波器元件。所以，可以认为环路滤波器中的故障影响了电平值，因此，有必要处理这一电平信号，使它生成一个电荷泵和环路滤波器模块的签名信号u电荷泵把PFD的一系列连续状态转化成一个三态电平信号。所以可以用一个逻辑值把该三态信号编成两个状态，从而生成一个二进制签名：高阻态为逻辑0，高电平V和低电平ground为逻辑1.从高电平状态过渡到低电平状态必然通过高阻态，反之亦然。因此，通过使用同一逻辑值编码所有的状态，可以保存PFD的一系列连续状态的信息。 　　如图2所示，使用一个窗口比较器来生成这个签名信号。电路比较了三个反相器和一个与非门。 　　图2数字签名信号生成器封装测试技术该比较器的阈值取决于反相器G和G的阈值电压th.因此，合理设置这些反相器可以把窗口比较器的阈值调节到期望值。比较器窗口必须足够大，从而使得签名生成器可以正确操作电荷泵节点上的大范围模拟电压。同样，因为阈值电压是无极限的，大的窗口还可以确保容差能够处理信号波动。 　　另外，签名生成器的输入电容被限制在几百个fF范围之内，相比之下滤波器的电容完全可以忽略用了这种签名生成器，就可简化布尔测试技术，以检查电荷泵和环路滤波器是否正常工作。具体方法为：在电荷泵的输入端施加对应于三个有效状态的数字测试模式，