- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
电子高等教霄学会2004年学术年会论文案
电子信息类专业中开展ASIC教学的思考
王威廉 杨鉴 梁竹关
(云南大学信怠学院巨骧650091)
【摘要】:本文余绍在毒#微电子骢电子信息美专业孛秀震ASIC与S∞教学、辩研的思考,分暂
农电子信息类专业中进行ASIC与SOC教学、科研和培养Ic设计人才的有利条件,最后介绍我们的
考虑和做法.
【关键词】:案成电路芯冀设计ASICS琵芯冀系统教学
‘一、前言
云南大学信息学院下属的电子信惠科学与技术、通信工程、电子信息工程、计算枧科学与技术
等专业,相应于国外同类学校的EE(Electrical
Specific
Oil
IntegratedCircuit)尤箕是片上系统.(SOC,SystemChip)技术的迅速发展,ASIC及SOC芯片的巨
大市场空问.及我国Ic
0ntegratedCircuit)设计人才的短缺,仅靠微电子类专业培养IC设计人才已
遨远不能满足器求。在此形势下,非徽电子的电子信息类专业如何覆对挑战,如何开展相关内容的
教学.使学生初步掌握ASIC及SOC芯冀设计的基本理论和方法,值得我们思考.以下是我们的考
虑和做法.
二、方法与步骤
I.ASIC尤其是SOC芯片设计涉及多门学科和知识.除微电子技术.半导体物理、材料、工艺
辨,还涉及到模拟电路,数字电路,计算撬技术,射频技术,信号与信息处理,系统设计以及数学
建模等,远非微电子一个专业所能包括.在集成电路设计方法学中.通常有两种方案可选择.一种
down。另一种为自下而上。即所谓:Bottom
悬自顶向下,即所谓:Top up。电子信息类专业的学生,
有较强豹模攘电路,数字电路,,计算规技术,射频技术,信号与信息处理等方面的基础及较强的整
do、札来学习和掌握ASIC和SOC技术,也更容易接受SOC的概念.
机和系统的概念.更适合按Top
level
2.按集成电路设计流程,通常把从系统逻辑设计、系统仿真等,到生成。门级网表”(gate
芯片的综合布局布线、参数提取、验证、后仿真等物理实现称为。后端”.电子信息类专业的学生,
更适合自搿前端”学习ASIC及SOC芯片设计的基本技术和方法.
础一,。逻辑设计与验证(LDV)一,。系统设计与FPGA实现”,。集成电路版图设计基础”,。综合布局
【作者简介】:王威康,云南天学信息学院剡教授.
物鉴,素南大学信息学院信息与电子科学系主任.
一∞一
电子高等教育学e2。04{学$4会论文集
布线(SPR)”等谍程,上述部分课程已在研究生中开最。
4以科研带动教学,由云南大学信息学院与数理学院物理系组成的跨院系的“云南大学集成电
路设计检测中心”.集中了信息学院在系统与电路设计、仿真,信息与信号处理等方面的优势及物理
系在半导体物理.微电子技术方面的优势.于2001年开始集成电路设计的研发.井于2002年8月
完成了云南大学第一片集成电路:“U波段FSK调频发射器”芯片的版图设计,并于2002年lO月
一次流片成功。该芯片采用06umCMOS设计工艺,经测试,达到设计要求。芯片版图厦封装后的
照片分别见图1,图2。科研的成果带动丁教学,目前己在研究生层次开设了相关课程.并有研究生
参与了Ic设计及研发。本科相关课程的教学已列入计划.
图2 FSK调频发射器芯片照片
5对于ASIC设计的教学.我们考虑可分为两个阶段。首先是在系统逻辑设计、验证的基础上
电子高等教育学会2004年学术年会论文集
理实现.这是嚣力芯片流片投资大、风殓大、得到设计结果的闫期长,褥借助FPGA实现,瘸期短、
风险小、投资少.
文档评论(0)