74LS175的逻辑电路6.ppt

第三节若干常用的时序逻辑电路 一、寄存器和移位寄存器 二、计数器 下页 返回 上页 三. 任意进制计数器的构成方法 1. MN 的情况 假定已有N进制计数器,需要得到M进制计数器。 在N进制计数器的顺序计数过程中, 设法使之跳过N-M个状态,就可得到M进制计数器。 实现跳跃的方式有 置零法 和 置数法。 置零法 适用于有异步置零输入端的计数器。 置数法 适用于有预置数功能的计数器。 下页 返回 上页 置零法 S0 S1 S2 S3 SM-2 SM SN-3 SM-1 SN-2 SN-1 S0 Si Si+1 Si+2 Sj SN-3 Sj-1 SN-2 SN-1 置数法 N-M个状态 异步置零信号从SM译出， 同步置零信号从SM-1译出。 异步置数信号从Si+1译出， 同步置数信号从Si译出。 下页 返回 上页 计数输入 用置零法将74LS160接成六进制计数器 [例6.3.2] : 利用74160接成同步六进制计数器 0000 0010 0001 0101 0100 0011 1110 1111 1100 1101 1010 1011 1000 1001 0111 0110 74160的状态转换图 1. 应用异步置零方式 置零信号 74160 进位输出 下页 返回 上页 缺点：置零信号持续时间极短， 动作慢的触发器可能还未复位置零信号就已消失， 电路可靠性不高。 改进电路 置零信号能保持半个时钟周期。 74160 计数输入 进位输出 下页 返回 上页 （a）置入 0000 2. 应用同步置数法 0000 0010 0001 0101 0100 0011 1110 1111 1100 1101 1010 1011 1000 1001 0111 0110 74160的状态转换图 置数信号 74160 计数 输入 进位 输出 下页 返回 上页 计数输入 进位输出 （b）置入 1001 0000 0010 0001 0101 0100 0011 1110 1111 1100 1101 1010 1011 1000 1001 0111 0110 74160的状态转换图 置数信号 74160 仿真 下页 返回 上页 2. M N 的情况 必须使用多片N进制计数器构成M进制计数器。 各片之间的连接方式： 串行进位、并行进位、整体置零、整体置数。 若M可以分解为两个小于N的因数相乘即 ：M=N1×N2 ， 可采用串行进位或并行进位方式。 串行进位：低位进位输出信号作为高位时钟信号。 并行进位：低位进位输出信号作为高位计数使能信号。 下页 返回 上页 例6.3.3电路的并行进位方式 进位输出 计数输入 [例6.3.3] :试用两片同步十进制计数器74160 接成百进制计数器。 解：M = 100，N1 = N2 = 10 将两片74160按并行进位方式连接。 74160 (1) 74160 (1) 仿真 下页 返回 上页 两片74160的EP和ET恒为1，都工作在计数状态。 1 将两片74160按串行进位方式连接 但这种接法下两片74160不是同步工作的。 在N1、N2 不等于N 时，可以先将两个N 进制计数器， 分别接成 N1 进制计数器和 N2 进制计数器， 然后再以并行进位方式将它们连接起来。 计数输入 74160 (1) 进位输出 74160 (2) 下页 返回 上页 当M为大于N的素数时，不能分解为N1和N2 ， 必须采取整体置零或整体置数方式。 整体置零：首先将两片N进制计数器按最简单的方式， 接成一个大于M的计数器（如N*N进制）， 然后从M状态译出异步置零信号， 将两片N进制计数器同时置零， 基本原理和 M N 时置零法一样。 整体置数： 基本原理和 M N 时置数法类似。 计数输入 74160 (1) 74160 (2) 下页 返回 上页 例6.3.4电路的整体置零方式 [例6.3.4] :试用两片同步十进制计数器74160 接成二十九进制计数器。 整体置零 从状态29译出异步置零信号。 进位输出 下页 返回 上页 整体置数 然后从状态28译出同步置数信号， 将同步置数信号同时加到两片74160上， 第29个计数脉冲到达时，将计数器置初始0状态。 先将两片74160接成百进制计数器， 计数输入 进位输出 例6.3.4电路的整体置数方式 74160 (1) 74160 (2