触发器、锁存器和寄存器实验.doc

数字逻辑实验报告二 年级、专业、班级 姓名 实验题目 触发器、锁存器和寄存器实验 实验时间 2014-5-11 实验地点 DS1410 实验成绩 实验性质 √验证性 □设计性 □综合性 教师评价： □算法/实验过程正确； □源程序/实验内容提交 □程序结构/实验步骤合理； □实验结果正确； □语法、语义正确； □报告规范； 其他： 评价教师签名： 一、实验目的 掌握J-K触发器、D锁存器和寄存器功能 二、实验项目内容 用74LS112芯片完成J-K触发器功能测试； 用74LS75芯片D锁存器功能测试 用74LS194芯片完成移位寄存器测试 三、实验过程 1．集成JK 触发器功能测试 图1-5-1 JK 触发器功能测试 （1）从74LS112中任选一个JK 触发器进行实验。按图1-5-1 接线，数据输入端J、K、置位端SD、复位端RD 分别接逻辑电平开关，触发脉冲CLK 接单次脉冲，输出端Q 接LED 显示。 （2）观察SD、RD功能：置SD=O、RO=l 和SD=1、RD=0，观察输出端Q 的状态并记录结果。 （3) JK 触发器功能：置SD=1，按表1-5-1 实验，验证触发器功能并记录结果。 四位D 锁存器功能测试 74LS75 为四D锁存器，每两个。锁存器由一个锁存信号E 控制，当E 为高电平时，输出端Q 随输入端O 信号的状态变化，当E 由高变为低时，Q 锁存在E 端由高变低前Q 的电平上。74LS75 的功能表如表所示。 表1-6-1 74LS75 功能表 D E Q 0 1 0 1 1 1 1 0 X 0 注：＝在锁存愉入脉冲的下降沿之前Q 的输出。 （1）根据功能表，验证锁存器功能。 （2）用74LS75 组成数据锁存器。按图1-6-1 所示接线，1D～4D 接逻辑开关，E12 和E34 接到一起作为锁存选通信号EN 也接到逻辑开关，1Q～4Q 分别接到7 段译码器的A-D 端，数据输出由数码管显示。 当EN=1，输入0011、0110、1001，观察数码管显示。 当EN=O，输入不同数据，观察输出变化。 图1-6-1 用74LS75 组成数据锁存器 四位双向移位寄存器功能测试 74LSl94 为四位双向移位寄存器，该芯片具有下述功能： （1）具有四位串入、并入与并出结构。 （2）脉冲上升沿触发；可完成同步并入、串入左移位、右移位和保持等四种功能。 （3）有直接清零端CLR 。 表1-6-2 74L5194 功能表 CLR Sl S0 工作状态 0 X X 置零 1 0 0 保持 1 0 1 右移 1 1 0 左移 1 1 1 并行输入 熟悉各引脚的功能，按图1-6-2 完成芯片的接线，根据功能表完成实验，自行制表记录实验结果。 图1-6-2 74LS194 功能验证 四、实验结果及分析 1．集成JK 触发器功能测试 实验结果： 表1-5-1 JK 触发器特性表 SD RD CLK J K 工作状态 0 l X X X X 1 置1 l 0 X X X X 0 置0 1 1 ↓ 0 0 0 0 保持 1 1 ↓ 0 0 1 1 1 1 ↓ l 0 0 1 置1 1 l ↓ 1 0 l 1 l 1 ↓ 0 1 0 0 置0 l l ↓ 0 l l 0 l I ↓ l 1 0 1 翻转 l l ↓ 1 1 l 0 分析： 当SD输入低电平当当 （1）J、K同时输入低电平，电路工作状态不变 （2）J输入高电平，K输入低电平，电路处于置1状态 （3）J输入低电平，K输入高电平，电路处于置0状态 （4）J、K同时输入高电平，电路工作状态会发生翻转 上述结果与理论=相符合验证了 实验结果： EN 1D 2D 3D 4D 1Q 2Q 3Q 4Q 状态 1 0 0 1 1 0 0 1 1 并行输出 1 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 0 1 保持上种状态 0 1 1 0 0 1 0 0 1 0 0 1 0 1 1 0 0 1 0 1 1 1 1 1 0 0 1 分析： 当锁存选通信号EN处于高电平时，电路状态为并行输入，输入与输出结果相同。当锁存选通信号EN处于低电平时，电路状态锁定，电路将保持EN从高电平到低电平之前的状态，实现锁存功能。实验验证了锁存器的功能。 3. 四位双向移位寄存器功能测试 实验结果： 当CLR=0时，输出结果Q0Q1Q