数字电子技术第三章包晓敏 王开全主编.pptVIP

解：从表中可知，对F进行变换可得： 由译码器构成的函数F的电路图如图3-8所示。 3-8线译码 C B A 图3-8 由译码器构成函数F  3. 试用八选一电路实现 解：将A、B、C分别从A2、A1、A0输入，作为输入变量，把Y端作为输出F。因为逻辑表达式中的各乘积项均为最小项，所以可以改写为 根据八选一数据选择器的功能，令 具体电路见图3-21： 电路图 D0 = D3 =D5 =D7 =1 D1 = D2 =D4 =D6 =0 S＝0 例3-6　试用八选一电路实现三变量多数表决电路。 表3-11 例3-6的真值表 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 解：假设三变量为A、B、C，表决结果为F，则真值表如表3-11所示。 　　 在八选一电路中，将A、B、C从A2、A1、A0 输入，令 D3 = D5 =D6 =D7 =1 D0 = D1 =D2 =D4 =0 S＝0 F＝Y 　　则可实现三变量多数表决电路，具体电路图请读者自行画出。 则 * * * 例：用4选1数据选择器实现函数 解： 数据选择器 4选1数据选择器的函数表达式为： ? D0 ? D1 ? D2 ? D3 “0” B A C “1” D0 D1 D2 D3 EN A1 A0 Y F 1 例：由8路数据选择器74LS151构成的电路图如图所示， 求该电路实现的逻辑函数是Y的表达式 而A=0,故 例：试用八选一电路实现三变量多数表决电路。 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 解：假设三变量为A、B、C，表决结果为F，则真值表如表所示。 在八选一电路中，将A、B、C从A2、A1、A0 输入，令 D3 = D5 =D6 =D7 =1 D0 = D1 =D2 =D4 =0 S＝0 F＝Y 　　则可实现三变量多数表决电路 例： 用四选一多路选择器实现函数 的逻辑功能。四选一多选择器的逻辑符号如下图所示 用数据选择器来实现逻辑函数时，应注意以下几点： 1．当逻辑函数的变量个数与数据选择器选择输入端个数相等时，可直接用数据选择器来实现所要实现的逻辑函数。 2．当逻辑函数的变量个数多于数据选择器选择输入端数目时，应分离出多余变量，将余下的变量分别有序地加到数据选择器的数据输入端。 3．一个数据选择器只能用来实现一个多输入变量的单输出逻辑函数。 数据选择器 数据选择器 试用4选1数据选择器74LS153（1∕2）和最少量的与非门实现逻辑函数： 练习 加 法 器 （1）半加器真值表 （2）输出函数 （3）逻辑图 （4）逻辑符号 实现两个一位二进制数相加， 不考虑低位的进位 输 入 输 出 被加数A 加数B 和S 进位C 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 ★一位半加器 思考：如何用与非门实现半加器？ 加 法 器 ★一位全加器 （1）作逻辑规定 A、B为加数和被加数，CI为低位进位，S、CO为和及向高位进位。 （2）真值表。 A B CI S CO 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1 加 法 器 （2）逻辑表达式 CO=AB+BCI+ACI 加 法 器 (3)逻辑图 (4)逻辑符号 加 法 器 ★ N位加法器 ◆ 功能：实现N位二进制数相加 ◆ 按实现方法分类：串行进位加法器、超前进位加法器 （1）串行进位加法器 低位全加器进位输出 高位全加器进位输入 例：用全加器实现4位二进制数相加。 注意：CI0=0 0 缺点：延时大，速度慢。 优点：电路简单。 （2）超前进位加法器 进位位直接由加数、被加数和最低位进位位CI0形成。