第1次课触发器.pptVIP

CP=1期间，若J=1，K=1，输出状态翻转若干次，这种现象称为触发器的空翻现象。 (3) 存在的问题 CP J K CP=1期间，若J和K的状态变化多次，输出状态也变化多次，这种现象也是触发器的空翻现象。 (1)电路结构 2. 主从JK（SR)触发器 如果没有反馈的红线，为主从SR触发器。 主触发器F主 从触发器F从 2. 主从JK触发器 (1)电路结构：用逻辑符号表示 反相，不能同时工作 S C1 CP 1 1S 1R C1 F从 1S 1R F主 J K S R R S C1 CP 1 1S 1R C1 F从 1S 1R F主 J K S R R (2)工作原理 1)当 时， 称为异步置位端（置1端） 称为异步复位端（置0端） 2)当 时， 0 F主打开 F从关闭 1 输出到F主 S C1 CP 1 1S 1R C1 F从 1S 1R F主 J K S R R 1 1 输出到F从 0 F主关闭 F从打开 0 S C1 CP 1 1S 1R C1 F从 1S 1R F主 J K S R R 上升沿，输出到F主。 下降沿，输出传递到F从，翻转完成。 CP 主从触发器在一个CP脉冲周期 只能翻转一次。 结论： 主从JK触发器的逻辑状态表 置0 置1 保持 翻转 逻辑符号 S C1 K J R 1J 1K CP JK触发器的特征方程： 异步置位端（置1端） 低电平有效 异步复位端（置0端） 低电平有效 (3) 动作特点 对主从SR触发器，CP=1期间,主触发器仍存在空翻现象； 对主从JK触发器，CP=1期间，主触发器存在一次变化现象。Qn=0时，只接受置1信号； Qn=1时，只接受置0信号； 主从触发器，从触发器状态的改变只发生在时钟信号的下降沿。 CP S R Q Q 最后一次非保持状态 红线对 【例1】分析主从SR触发器的输出波形(设初态为0状态) 。 CP K J Q 置1 保持 翻转 置0 【例2】分析主从JK触发器的输出波形(设初态为0状态) 。 Q CP K J Q 蓝线结果是对的 【例3】分析主从JK触发器的输出波形(设初态为0状态) 。体会主触发器的一次变化现象 CP=1期间，若有干扰脉冲，主触发器会发生误动作，为提高抗干扰能力，可以采用边沿触发器。 （4）主从触发器存在的问题 3. 边沿型触发器 触发器只在时钟脉冲边沿发生翻转，在CP=1或CP=0期间，输出保持不变。 (1)定义 (2)分类 上升沿触发：翻转发生在上升沿 下降沿触发：翻转发生在下降沿 (3)优点 抗干扰能力强，对输入信号要求不高，应用较泛。 (4)边沿JK触发器 下降沿触发的JK触发器的逻辑状态表 S C1 K J R 1J 1K CP 下降沿触发 逻辑符号 异步置位端（置1端） 低电平有效 异步复位端（置0端） 低电平有效 触发器正常工作时此两端应加无效信号１ 若逻辑符号无此两输入端，则不考虑之。 例1：画出边沿 JK 触发器输出端波形图，假定初态为０。 CP J K Q J K Qn+1 0 0 Qn 1 1 0 1 0 1 0 1 “下降沿触发” 逻辑状态表 四. T触发器 逻辑符号 S C1 T R 1J 1K CP T触发器的特征方程： 令J=K=T,则JK触发器变成T触发器 特别当T=1时，称为T′触发器，只具有翻转的功能。 D触发器 同步D触发器 边沿D触发器 五. D触发器 D触发器的特征方程： 1. 同步D触发器 (1)电路结构 D1 D2 D3 D4 CP c d D1 D2 D3 D4 CP c d 1) CP=0时 触发器保持原态 1 1 0 (2)工作原理 异步置位端（置1端） 异步复位端（置0端） 触发器正常工作时： 当　　　　　时，触发器正常工作。　　　　 D1 D2 D3 D4 CP c d 2) CP=1时， 0 0 1 1 1 0 D=0时, 置0 D1 D2 D3 D4 CP c d 1 D=1时, 1 1 0 0 1 置1 D触发器逻辑状态表 置0 置1 2. 维持阻塞D触发器（边沿型Ｄ触发器） 逻辑符号 上升沿触发 逻辑状态表 C1 1D R S CP D 例2：如下图所示电路，画出Q的波形。（考题） ≥1 Q Q SD=1 RD 1C 1D CP A B CP A B RD Q 小 结 2.熟练掌握各种功能触发器（RS、JK、D 、T、T′）的逻辑状态表和状态方程。 3.熟练掌握各