CMOS工艺流程与MOS电路版图举例PPT.ppt

该图的说明 a 沟道长度 3λ b GS/GD覆盖λ c p+，n+最小宽度3λ d p+，n+最小间距3λ e p阱与n+区间距2λ f 孔距扩散区最小间距 2λ g Al覆盖孔λ 孔 2λ× 3λ或 3λ× 3λ h Al栅跨越p+环λ i Al最小宽度4λ j Al最小间距3λ p+ Al 1 n+ 2) 铝栅、硅栅MOS器件的版图 硅栅MOS器件 铝栅MOS器件 Source/Drain: Photomask (dark field) Clear Glass Chromium Cross Section 铝栅MOS工艺掩膜版的说明 Gate: Photomask (dark field) Clear Glass Chromium Cross Section Contacts: Photomask (dark field) Clear Glass Chromium Cross Section Metal Interconnects: Photomask (light field) Chromium Clear Glass Cross Section 硅栅硅栅MOS器件工艺的流程Process (1)刻有源区 正胶 Process (2)刻多晶硅与自对准掺杂 Self-Align Doping Process (3)刻接触孔、反刻铝 field oxide (FOX) metal-poly insulator thin oxide 3) 铝栅工艺CMOS反相器版图举例 图2为铝栅CMOS反相器版图示意图。可见，为了防止寄生沟道以及p管、n管的相互影响，采用了保护环或隔离环：对n沟器件用p+环包围起来， p沟器件用n+环隔离开，p+、n+环都以反偏形式接到地和电源上，消除两种沟道间漏电的可能。 图2 铝栅CMOS反相器版图示意图 版图分解： 刻P阱 2. 刻P+区/保护环 3. 刻n+区/保护带 4. 刻栅、预刻接触孔 5. 刻接触孔 6. 刻Al 7. 刻纯化孔 P+区保护环 n+区/保护带 3 版图分解： 1. 刻P阱 2. 刻P+区/环 3. 刻n+区 4. 刻栅、预刻接触孔 5. 刻接触孔 6. 刻Al 7. 刻纯化孔 4 版图分解： 1. 刻P阱 2. 刻P+区/环 3. 刻n+区 4. 刻栅、预刻接触孔 5. 刻接触孔 6. 刻Al 7. 刻纯化孔 4) 硅栅MOS版图举例 E/E NMOS反相器 ?刻有源区 ? 刻多晶硅栅 ?刻NMOS管S、D ?刻接触孔 ? 反刻Al 图5 E/E NMOS反相器版图示意图 E/D NMOS 反相器 刻有源区 刻耗尽注入区 刻多晶硅栅 刻NMOS管S、D 刻接触孔 反刻Al 图6 E/D NMOS 反相器版图 制备耗尽型MOS管 在MOS集成电路中，有些设计需要采用耗尽型MOS管，这样在MOS工艺过程中必须加一块光刻掩膜版，其目的是使非耗尽型MOS管部分的光刻胶不易被刻蚀，然后通过离子注入和退火、再分布工艺，改变耗尽型MOS管区有源区的表面浓度，使MOS管不需要栅电压就可以开启工作。 然后采用干氧－湿氧－干氧的方法进行场氧制备，其目的是使除有源区部分之外的硅表面生长一层较厚的SiO2层，防止寄生MOS管的形成。 硅栅CMOS与非门版图举例 刻P阱 刻p+环 刻n+环 刻有源区 刻多晶硅栅 刻PMOS管S、D 刻NMOS管S、D 刻接触孔 反刻Al 图7 硅栅CMOS与非门版图 8 LOCOS (local?oxidation?of?silicon)选择性氧化：湿法氧化二氧化硅层，因以氮化硅为掩模会出现鸟嘴现象，??影响尺寸的控制。二氧化硅层在向上生成的同时也向下移动，为膜厚的0.44倍，所以在去除二氧化硅层后，出现表面台阶现象。湿法氧化快于干法氧化，因OH基在硅中的扩散速度高于O2。硅膜越厚所需时间越长。?????????????????? 去除氮化硅和表面二氧化硅层。露出N型阱区?域。(上述中曝光技术光罩与基片的距离分为接触式、接近式和投影式曝光三种，常用投影式又分为等比和微缩式。曝光会有清晰度和分辩率，所以考虑到所用光线及波长、基片表面平坦度、套刻精度、膨胀系数等)。 离子植入磷离子(+5)，所以出现多余电子，呈现负电荷状态。电荷移动速度高于P型约0.25倍。以缓冲氢氟酸