数字电路6时序逻辑电路1章节.pptVIP

第六章 时序逻辑电路 6.1 概述 一、时序逻辑电路的特点 功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。 例：串行加法器，两个多位数从低位到高位逐位相加 2. 电路结构上 ①包含存储电路和组合电路 ②存储器状态和输入变量共同决定输出 可以用三个方程组来描述： 三、时序电路的分类 1、同步时序电路与异步时序电路 同步：存储电路中所有触发器的时钟使用统一的cp,状态变化发生在同一时刻 异步：没有统一的cp,触发器状态的变化有先有后 2、Mealy米利型和Moore穆尔型 Mealy型： Moore型： 6.2 时序电路的分析方法 6.2.1 同步时序电路分析的一般步骤 分析：找出给定时序电路的逻辑功能 即找出在输入和CP作用下，电路的次态和输出。 分析步骤： ① 写方程式——时钟方程（同步时序电路可省）、输出方程、驱动方程和状态方程（将驱动方程代入触发器的特性方程得到）。 ② 将输入变量和触发器初态的各种取值组合，代入状态方程和输出方程，计算得到状态转换表。 ③ 画状态转换图或时序图。 ④ 说明电路的逻辑功能。 例1： 状态转换表 状态转换图 　　同步时序电路的设计方法 设计的一般步骤 一、逻辑抽象，求出状态转换图或状态转换表 1、确定输入/出变量、电路状态数 2、定义输入/出逻辑状态以及每个电路状态的含意，并对电路状态进行编号 3、按设计要求列出状态转换表，或画出状态转换图 二、状态化简 若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以合并。 三、状态分配（编码） 1、确定触发器数目 2、给每个状态规定一个代码 （通常编码的取法、排列顺序都依照一定的规律） 四、选定触发器类型 求出状态方程，驱动方程，输出方程 五、画出逻辑图 六、检查自启动 高教出版社 二、时序电路的一般结构形式与功能描述方法 　同步时序电路的时钟方程可省去不写。 1 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 1 0 1 0 1 0 1 0 0 1 0 0 0 1 1 1 0 0 1 1 0 0 1 0 0 0 1 0 1 0 0 0 1 0 0 0 0 0 Q1 Q2 Q3 1 1 1 1 0 0 0 0 0 7 0 0 0 0 1 1 0 1 1 6 0 1 0 1 5 0 0 0 1 4 0 1 1 0 3 0 0 1 0 2 0 1 0 0 1 0 0 0 0 0 时序图 异步时序电路，时钟方程： 驱动方程： 写方程式 *6.2.2 异步时序电路的分析方法 各触发器的时钟不同时发生 　将各触发器的驱动方程代入，即得电路的状态方程： 计算、列状态表 电路功能 由状态图可以看出，在时钟脉冲CP的作用下，电路的8个状态按递减规律循环变化，即： 000→111→110→101→100→011→010→001→000→… 电路具有递减计数功能，是一个3位二进制异步减法计数器。 画状态图、时序图 设计要求 原始状态图 最简状态图 画电路图 检查电路能否自启动 同步时序电路的设计步骤： 选触发器，求时钟、输出、状态、驱动方程 状态分配 化简 6.4 时序电路的设计方法 例 建立原始状态图 设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进一，产生一个进位输出。 状态化简 状态分配 已经最简。 已是二进制状态。 选触发器，求时钟、输出、状态、驱动方程 　因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。 由于要求用同步方案，时钟方程为： 输出方程： 状态方程 比较，得驱动方程： 逻辑图 检查电路能否自启动 将无效状态111代入状态方程计算： 可见111的次态为有效状态000，电路能够自启动。 高教出版社