数电课件2011级新补充1EDA设计流程及工具.pptVIP

EDA设计流程 设计输入 原理图输入 使用元件符号和连线等描述 比较直观，但设计大规模的数字系统时则显得繁琐 HDL语言输入 逻辑描述功能强 成为国际标准，便于移植 原理图与HDL的联系与高级语言与汇编语言类似 设计处理 综合和优化 优化：将逻辑化简，去除冗余项，减少设计所耗用的资源 综合：将电路的高级语言转换成低级的，可与FPGA／CPLD的基本结构相映射的网表文件或程序 映射 将由综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件，如JEDEC、Jam格式的文件 编译器和综合功能比较 模拟仿真 功能仿真 不考虑信号传输和器件的延时 时序仿真 不同器件的内部延时不一样，不同的布局、布线延时也会有比较大的不同 在线验证 利用实现手段测试器件最终功能和性能指标 在系统编程ISP(In System Program) 对PLD的逻辑功能可随时进行修改。由Lattice公司率先发明，优点：方便硬件的调试；方便软件升级 CPLD的ISP编程 多个器件的ISP编程 针对SRAM结构FPGA的配置 专用器件配置FPGA 配置芯片的ISP编程 * 原理图/VHDL文本编辑 综合 FPGA/CPLD 适配 FPGA/CPLD 编程下载 FPGA/CPLD 器件和电路系统 时序与功能 门级仿真 1、功能仿真 2、时序仿真 逻辑综合器 结构综合器 1、isp方式下载 2、JTAG方式下载 3、针对SRAM结构的配置 4、OTP器件编程 功能仿真 对于基于查找表技术（Look-Up table）技术，SRAM工艺的FPGA，由于SRAM工艺的特点，掉电后数据会消失，因此调试期间可以用下载电缆配置FPGA器件，调试完成后，需要将数据固化在一个专用的EEPROM中（用通用编程器烧写），上电时，由这片配置EEPROM先对FPGA加载数据，十几个毫秒后，FPGA即可正常工作。(亦可由CPU配置FPGA)。因此SRAM工艺的FPGA一般不可以加密。