- 1、本文档共4页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 5、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 6、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 7、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 8、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于FPGA的新型位同步时钟提取方案的设计-Read
一种基于FPGA的新型位同步时钟提取方案及实现
摘要:
关键词:位同步,锁相环,FPGA,异步串行码流
1 引言:
同步技术在数字通信系统中,是非常重要的技术。位同步是最基本的同步。位同步时钟信号不仅用于对输入码元信号的监测保证收发同步,而且在对获取祯同步,群同步及对接收的数字码元进行各种处理过程中也为系统提供了一个基准的同步时钟。
随着现代电子技术的发展,数字系统趋于模块化,小型化,芯片华,因此如何实现同步系统的模块化和芯片化是急需解决的问题。
在数字通信中,通常直接从接收到的数字信号中提取位同步信号,这种直接法按其提取同步信号的方式,大致可分为滤波法和锁相法。锁相法是指利用锁相环来提取位同步信号的方法,本设计方案就是基于锁相环的位同步提取方法,能够比较快速地提取位同步时钟,并且设计简单,方便修改参数。采用Quartus II设计软件对系统进行了仿真试验,并用Altera的Cyclone II系列FPGA芯片Ep2c5予以实现。
2 位同步时钟提取方案的原理
本文设计的方案可以从异步串行码流中提取位同步时钟信号,设计思想的基本出发点是在外部码流(code_in)的上升沿和本地时钟(clk)上跳沿相比较无非两种情况,如图1和图2所示:
图1 码流滞后于本地时钟△T示意图 图2 码流超前于本地时钟△T示意图
从码流上跳沿的角度来看,若将码流code_in与本地时钟clk进行逻辑相与,若相与结果为“1”则说明码流滞后于本地时钟,若为“0”则说明码流超前于本地时钟。用VHDL语言描述为:
if (code_in’event and code_in=’1’) then
if (code_in and clk)=’1’ then
q=’1’
else
q=’0’
end if
end if
程序中输出信号q可作为控制电路的输入信号。
本设计方案的系统框图如图3所示:
框图中,鉴相器作用是鉴别出码流和本地时钟的相位超前滞后关系,控制计数器采用双向计数器,鉴相器输出q作为控制计数器的计数方向输入,q为1则向上计数,q为0则向下计数。控制计数器的计数输出用来控制相位调整选择模块的选择端。 相位调整选择模块由相位调整和相位选择功能。
图3 系统功能框图
3 设计实现
依据图 3系统功能框图,利用 Altera 公司的 Quartus II 设计软件,采用自顶向下的模块化设计方法,用 VHDL 语言和电路原理图混合输入设计对位同步时钟提取电路的各个部件分别进行设计。
本设计方案的鉴相器原理相对简单,不需要用VHDL语言设计,仅用两个与门和一个D触发器就可以实现,如图4 所示。图中的
的第二个与门(inst23)是为了实现D触发器的时钟输入端与数据输入端同步。
控制计数器设计使用Quartus II的MegaWizard Plug_In Manager工具来实现一个简单的双向
数器,计数方向由鉴相器输出q控制,q为1则计数器向上计数,q为0则计数器向下计数,计数系数由Count Modulus设定,设定的数值要求等于分频器的分频系数N。在原理图输入时可以任意改变分频器的分频系数和计数器的计数系数。
分频器设计输出时钟信号的占空比为50%,且分频系数N可调,用VHDL语言实现并由软件自动生成元件符号供原理图调用,如图5所示。
下面给出分频器的VHDL语言关键描述语句
if(clkevent and clk=1) then
if(count=N-1)then --计数周期
count=0;
else
count=count+1;
if count(integer(N/2)) then --产生分频脉冲
outclk=0;
else
outclk=1;
end if;
end if;
end if;
相位调整选择模块的相位调整功能可以用延迟方式实现。在FPGA中要产生延时,信号必须经过一定的物理资源。在硬件描述语言中有关键词Wait for xx ns,需要说明的是该语法是仅仅用于仿真而不能用于综合的,可综合的延时方
您可能关注的文档
- 医用泡罩包装容器热成型仿真及工艺参数优化-包装工程.PDF
- 医疗机构实现新农合异地即时结报研究.PDF
- 医院感染与医疗纠纷案例5关于无过错输血感染.PPT
- 华侨大学厦门工学院—中国建筑第八工程局有限公司工程实践教育.PDF
- 华为制图规范培训嘉环勘测设计部整理.PPT
- 华孚色纺新增股份变动报告及上公告书摘要.DOC
- 华商总裁高级研修班融知融智融情融商因为管理是以本土文化为.DOC
- 华理学区分中心课程招生信息-上海徐汇区青少年活动中心.DOC
- 华能光伏发电文本072济宁环保局.DOC
- 单层砖柱厂房震害实例总结-中国地震局工程力学研究所.DOC
- 采煤机更换安全关键技术专项措施.doc
- 2023-2014年出版行业(GICSⅣ)比率、现金流、发展、盈利、经营、偿债能力均值.doc
- 2023-2014年房地产业行业(证监会Ⅱ)比率、现金流、发展、盈利、经营、偿债能力均值.doc
- 2023-2014年复合肥行业(东财Ⅲ)比率、现金流、发展、盈利、经营、偿债能力均值.doc
- 人音版八年级音乐下册大海啊故乡课件ppt版1省公开课一等奖新名师优质课比赛一等奖课件.pptx
- 2023-2014年工程机械行业(申万Ⅱ)比率、现金流、发展、盈利、经营、偿债能力均值.doc
- 电离和沉淀平衡习题和答案市公开课一等奖百校联赛获奖课件.pptx
- 电视台营销专业策划专项方案.docx
- 车床拨叉专业课程设计项目说明指导书.doc
- 新疆塔城甲醇市场情况汇报3.pdf
文档评论(0)