原创力文档- 1、本文档共116页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
电子技术论坛 电子发烧友
目录
前 言 ３
第一章 高速设计与 PCB 仿真流程 ４
1.1 高速信号与高速设计 ４
1.1.1 高速信号的确定 ５
1.1.2 边缘速率引发高速问题 ５
1.1.3 传输线效应 ６
1.2 高速 PCB 仿真的重要意义 ９
1.2.1 板级 SI 仿真的重要意义 ９
1.2.2 系统级 SI 仿真的重要意义 １０
1.3 高速 PCB 仿真设计基本流程 １２
1.3.1 PCB 仿真设计的一般流程： １２
1.3.2 基于 CADENCE Allegro 工具的板极仿真设计的流程 １３
第二章 仿真设置 16
2.1 打开 BRD 文件 16
2.2 调用并运行设置向导 17
2.2.1 编辑叠层参数和线宽以适应信号线阻抗 19
2.2.2 输入 DC 网络电平 22
2.2.3 分立器件和插座器件的标号归类设置 23
2.2.4 器件赋上相应的模型 24
2.2.5 使用 SI Audit 进行核查 32
2.3 设置 IO 管脚的测试条件和逻辑门限值 32
2.4 差分驱动器的设置 34
2.5 仿真分析参数设置 36
第三章 提取和建立拓朴进行仿真 45
3.1 自动提取拓扑 45
3.1.1 通过 Signal Analysis 提取拓朴 46
3.1.2 在 PCB SI 的 Constraint Manager 中抽取拓扑 47
电子技术论坛 电子发烧友
《EDA 工具手册》仿真分册 EDA平台
3.2 改变 SIGXPLORER 中的电路参数 49
3.3SIGXPLORER 中的仿真参数设置： 51
3.4SIGXPLORER 中的仿真过程： 54
3.5S W 的使用简介 59
IG AVE
3.6 手工建立和调整拓扑 61
3.6.1 手工建立和调整拓朴的作用 61
3.6.2 手工建立和调整拓朴的过程 61
3.7 仿真不同的参数值 65
第四章 时序仿真 68
4.1 时序(TIMING)的一些参数 68
4.2
传统的时钟同步系统仿真的过程 72
4.2.1 共同时钟同步系统的时序计算 72
4.2.2 共同时钟同步系统的仿真过程 73
4.3 源同步接口仿真过程 79
4.3.1 源同步时序公式 79
4.3.2 源同步时序仿真过程 81
4.4 时钟信号的说明 83
第五章 设置约束及赋予 PCB 85
5.1 启动约束条件设置界面 85
5.2 加约束的步骤 86
5.3 各个约束标签栏的作用 86
5.4 将约束加到 PCB 文件上 91
第六章 后仿真过程及参数设置 93
6.1 后仿真前的几个准备步骤 93
6.2 针对目的一的后仿真 93
文档评论（0）