吉大2012通信自动化数电课件汇总吉大通信自动化数电课件—第四章组合逻辑电路—jldream.ppt

组合电路的分析---门电路 例题:如图所示电路,写输出的与或逻辑表达式 组合电路的分析----数据选择器 例题_分析4选1数据选择器的电路,写输出表达式。 解：1.4选1数据选择器的标准输出形式 2.将电路图中的各输入信号代入上式中: 组合电路_译码器 译码器： 表达式: 第四章 习题及练习(1) 例题_设计一个满足表中所示功能要求的组合逻辑电路。表: 解：1.由表写表达式 2.方法1_用门电路设计_化简得: 3.方法3_用3线_8线译码器设计得: 第四章 习题及练习(2) 例题_用3线-8线译码器和门电路设计如下多输出函数 解：1.整理表达式: 2.画电路连接图: 例题_用4选1数据选择器实现逻辑函数 解：1.按4选1数据选择器标准形式整理表达式: * 说明竞争冒险的定义，并且强调有竞争不一定有冒险！ * 电路板上存在蛇形走线的原因，传输延迟的匹配。 * 电路板上存在蛇形走线的原因，传输延迟的匹配。 解： 例 ③对照74HC151输出表达式，求Di ①写出最小项表达式 ②选用8选1数据选择器74HC151，当S′=0时，令A2=A、A1=B 、A0=C,代入上式得： 比较Z和Y，得： ④画连线图 另解: ①写出最小项表达式 ②选用双4选1数据选择器74HC153其中的一半，S1′=0时，令A1=A、A0=B,代入上式得： ③对照74HC153输出表达式，求Di 可得： D10＝C′D11＝C D12=C D13=C ④画连线图 例：分析下图电路逻辑功能 解:∵S1′=S2′=0 ∴74HC153正常工作，且A1=A,A0=B 全加器电路 和 进位 （1）半加器： 半加运算不考虑从低位来的进位 A---加数;B---被加数;S---本位和;Co---进位。 真值表 1位加法器 4.3.4 加法器 逻辑图 逻辑符号 2个输入端 2个输出端 （2）全加器： A---加数 B---被加数 Ci---低位的进位 S---本位和 Co---进位 逻辑状态表 相加过程中，既考虑加数、被加数又考虑低位的进位。 双全加器74LS283 3个输入端 2个输出端 （1）串行进位加法器 用全加器实现4位二进制数相加。 低位全加器进位输出 高位全加器进位输 入 CI0=0 和 进位 多位加法器 （2）超前进位加法器 每一位的进位只由被加数和加数决定，而与低位的进位无关，各级的进位可以同时产生，速度提高了。 COi=AiBi + (Ai+Bi)CIi CIi = COi-1 COi=AiBi + (Ai+Bi)COi-1 递推下去就可将所有的COi和Si都表示成Ai和Bi的函数。 电路简单，速度慢 电路复杂，速度快。 4位超前进位加法器74283逻辑图 例. 设计一个代码转换电路，将十进制代码的8421码转换位余3码 解： BCD码+0011=余3码 输入8421码 DCBA 输出余三码 Y3Y2Y1Y0 Y3Y2Y1Y0＝ DCBA+0011 用一片74LS283将余3码转换成8421BCD码 解： 余3码－0011=BCD码 输入余三码 DCBA 输出8421码 Y3Y2Y1Y0 Y3Y2Y1Y0＝ DCBA+[0011]补 ＝DCBA+1101 输入8421码 加上3（0011） 输出余3码 输出8421码 输入余3码 4.3.5 数值比较器 一、1位数值比较器 用来比较两个数的数值大小，给出“大于”、“小于”或者“相等”的输出信号。 A、B比较有三种可能结果 可利用 1 位数值比较器构成 比较原理：从最高位开始逐步向低位进行比较。 例如 比较 A = A3A2A1A0 和 B = B3B2B1B0 的大小： 若 A3 B3，则 A B； 若 A3 B3，则 A B； 若 A3 = B3，则需要比较次高位。 若次高位 A2 B2，则 A B； 若